|
- UID
- 824598
|
采用低成本PCB(印刷电路板)，几个小时内就可以很容易用几乎任何CAD软件(甚至免费软件)设计出一块电路板。只需两天时间，在自己的案头就能完成原型板。很多软件包都有不错的设计规则，大多数PCB制造商可以制作出低至0.006 英寸线宽和线距。 这种精度对低频电路没有一点问题，但RF电路一般需要50Ω的走线才能正常运行。部件体积越来越小，但物理定律不会改变。因此， 今天0.062英寸厚原型板上的一根微带走线尺寸为0.11英寸宽，而30年前也是0.11英寸。但很多SMT(表面组装技术)元件都要比其前代元件小得多，因此，用于RF原型的低成本双面板似乎不适合于今天的小型SMT元件。
采用一种CPWG(接地共面波导)结构，可以在PCB上制作出50Ω的RF走线。CPWG结构可以制作出所需要的走线，其宽度小于微带结构的走线。
将顶层板上的一块接地铜箔靠近一个微带线，就增加了微带结构的电容。为做到补偿并将整个结构保持在50Ω，必须降低中心走线宽度到某点，使之有更高电感。
如何设计出低成本和快速PCB工艺的CPWG结构？网上可以找到很多CPWG计算器，但当地层间距小于约走线宽度的30%?50%时，这些计算器就会失效，因为电路板上铜箔走线的高度成为了一个显着因素。它增加的电容超过了计算器的假设值。因此，这些计算器设计的走线有过高的电容，使之阻抗降低到50Ω以下。这些公式可回溯到很多年前的IC设计。
很多计算器中的公式已不能使用，因为今天的PCB板与IC有本质区别。在PCB板上用窄的间距-中心线比率，正确地设计一个CPWG的最佳方式是使用一种全3维的电磁仿真器。本例提供了一些常见结构的值。
将走线最小间距保持在6 mil，我仿真、制作和测试了一个CPWG结构。对于常见的0.062英寸厚的FR-4 PCB材料，一根宽度为0.032英寸、间距为0.006英寸的走线最接近于50Ω。在6 GHz时，走线上的回波损耗优于40 dB。
这种方案好于采用0.11英寸宽走线的方法，并兼容SMT元件。0603尺寸的SMT元件和常见的SMA(表面组装组件)板边连接器都能完美地配合这种线。图1用做好的PCB比较了多种常见RF部件。对于焊盘尺寸大于0.032英寸走线宽度的部件，只要增加距顶层板接地面的间隙就能补偿。例如，将距一只0805 SMT焊盘的顶层间隙增加到大约0.008英寸，并将一个1206 SMT元件焊盘的顶层间隙增加到0.012英寸，就可以防止焊盘电容过高。
为符合一般的设计规则，我在测试PCB上将铜箔从布好的电路板边缘拉回0.01英寸。不过，这种拉回以及板边安装的连接器都为转换增加了少量电感。在走线尽端的板边连接器中间的粗管脚增加了额外电容，提供内置的电容补偿。将管脚截短到原长的约一半，可以获得大致相当的电容，以平衡转换电感。
CPWG结构需要走线下有一个实心接地层；在顶层走线下方的底层接地面上留下开口，就为结构增加了一个不小的电感，降低了高频性能。另外还需要用一些过孔，将顶层接地面与底层接地面“缝合”起来。这种缝合过孔的布放不要超过电路所用最高频率波长的八分之一。注意在频率高于10 GHz时，0.1英寸间距就能很好地工作。
缝合过孔到中心走线的间距遵守相同的间距规则。走线上可以很容易布放足够正常工作的过孔。
如果没有足够的过孔，则在S21的传输特性中会看到一个微小但是快速的0.5dB到1dB下降，而不是随频率的一个线性损失斜坡。用一台VNA(矢量网络分析仪)就可以立即看到这个效应。对测试板的测量表明，在3 GHz时损失约为0.25 dB/in，而在10 GHz时损失为1 dB/in，包括了两个板边连接器。
如要用窄于0.032英寸的焊盘与SMT器件或IC连接，可根据需要收窄中心导体，并尽可能靠近器件。如果实际的不连续性很小，那么当频率不是非常高时，它的作用可以忽略不计。 |
|
