小弟正在做一块板子，使用Altera的stratix II 实现niosII cpu 及pci 接口，我在sopc bilder中加入cpu,dram,dma,pci complier 等相关组件，pci complier参数设置如下：pci master/slave peripheral,66MHZ,32bit pci bus等，bar0为32bit prefetchable memory,将bar0与128KB的on_chip dram 对应，其余组件均正确连接。编译通过后采用modelsim仿真,testbench由nios II IDE 自动生成。仿真中发现，对bar0的配置写，配置读均正确，其它的配置空间的寄存器设置也正确，使用mem_wr_32进行内存写访问时各信号的时序也是对的，但当用mem_rd_32进行内存读测试时，DEVSEL及IRDY信号都有效了，从设备的TRDY信号却始终无效，数据无法都出来，那位大侠帮忙分析以下什么原因，不胜感激！ | 
