|
- UID
- 863084
|
北京2012年8月1日电 /美通社亚洲/ -- Analog Devices, Inc. (NASDAQ: ADI)最近推出一款完全可编程的抖动衰减双路时钟转换器IC(集成电路)AD9559，以满足高速光纤传输网络(OTN) 应用和高密度线路卡的时序要求。 AD9559 四输入多服务线路自适应时钟转换器可同时支持不同的标准频率，适合各种有线通信应用，包括同步以太网、SONET/SDH、1/10/100G以太网、光纤通道，以及其他需要低抖动、高灵活性及快速上市的应用。AD9559转换器IC可将任何标准输入频率同步转换为高达1.25 GHz 的任何标准输出频率，12 kHz至20 MHz集成带宽范围内的总抖动小于 400 fs RMS(均方根)。AD9559用单芯片IC取代了两个同步时序器件，有助于设计人员减小电路板面积及优化成本。 下载数据手册和申请样片：http://www.analog.com/zh/pr0723/ad9559
有关该器件的单通道版本，请访问http://www.analog.com/zh/pr0723/ad9557
更多有关产品信息，请致电亚洲技术支持中心：400 6100 006，或发送邮件至 china.support@analog.com，也可点击ADI官方微博http://weibo.com/analogdevices ，或通过手机登录m. analog.com 或 www.analog.com 了解最新产品等信息。
更多ADI产品及应用视频，请访问：http://videos.analog.com/category/chinese/
AD9559是业界最灵活的高性能双路自适应时钟转换解决方案，适合高密度线路卡和OTN应用。自适应时钟允许在锁定DPLL(数字PLL)的同时改变DPLL分频比。因此，输出频率可在标称输出频率的+/- 100 ppm范围内动态调整，频率分辨率步进小于0.1 ppb，无需断开环路或对器件重新编程。AD9559 IC的并行PLL架构允许用户生成完全相互独立的输出时钟。两个DPLL都可以与四个输入参考时钟之一同步，且每个DPLL都能产生两个输出时钟。DPLL可以降低与外部参考时钟相关的输入时间抖动或相位噪声。
借助数字控制环路和保持电路，即使所有基准时钟都已失效，AD9559也可以连续产生干净(低抖动)、有效的输出时钟。利用AD9559时钟转换器的内置编程能力，网络线路卡设计工程师可以在许多不同的电路板设计中使用相同的器件，减少所需器件的数量，并降低整体系统成本。
AD9559时钟转换器尺寸为10 mm x 10 mm，便于线路卡设计人员获得紧凑、频率捷变、高性价比的时钟。适合的应用包括数据通信、新一代有线网络应用、测试和测量、高速数据采集、视频应用以及无线基站控制器。
AD9559四输入双路自适应时钟转换器的主要特性
双PLL架构，四路参考输入(单端或差分)与一个输入交叉点相连
支持自适应时钟和带隙时钟输入基准，适合OTN解映射应用
在保持模式下稳定性支持GR-1244 Stratum 3
平稳的参考切换，输出相位几乎无扰动
支持Telcordia GR-253抖动产生、转换和容差，适用于SONET/SDH至OC-192系统。
支持ITU-T G.8262同步以太网从时钟
支持ITU-T G.823、G.824、G.825和G.8261 |
|
