呵呵，看来得，大家自己鉴别好坏
小弟已经通过实践，让两片EP1C6的JTAG起死回生，现与大家分享经验。
怎么弄坏的JTAG我也不知道，直接入题吧。要用的工具是一只完用表，测电压用。第一片FPGA的jtag口第三脚，即TDO，在不接下载线缆通电的时候，电平为低，0V，当把下载电缆接上的时候，电压变到了1.4V，这个电压对于3.3V核心电压的数字电路来说，是一个绝对不允许出现的电平。可以断定问题出在这里！
其实我还用到了一个泰克的TDS1012示波器,数字示波器较模拟示波器好用的地方就在这里，你可以把时间灵敏度调大一点，让扫描的信号慢慢从你的lcd上走过，它的余晖消失没有模拟的快。开启Quartus II 的 Programmer，然后用JTAG模式，加载一个sof文件，按下start，呵呵，惊喜出现，在示波器上，可以看到一个正脉冲，这个脉冲是基于1.4V电平的，由此看来该TOD脚内部还是通的。惊喜之余就想办法了，肯定大家斗想到了，加下拉电阻。正解！我怕烧坏片子，所以先找了个39k的电阻（我电阻多，随便就抓了个39k的，不要问我这个值是怎么算出来的，我不知道，呵呵），把TDO脚下拉，示波器显示的电平果然下去了，不过还没有降到零，也没有细看具体值是多大，太冲动了吧，start……yeah！enjoy！
后来我换了个10k的下拉电阻焊接在了板子的背后，难看了点，就像一个满身尘土的人和一些达
官贵人在一起一样，呵呵，管它那么多，能用就好。至此，第一块板子就被我胡乱弄好了，兴奋了两个晚
上。嘿嘿……
再说第二次经历：同样的核心芯片，一个大四做毕业设计的女同学，不要想远了，我们还是说正题……开个玩笑。她的板子也是，好好的头两天还能用JTAG下载，可刚好我兴奋两天过后，她的板子出问题了。一模一样的问题，这次我很自信地就只用了万用表测了TDO电压，仍然是1.4V（板子和下载电缆连接的时候TDO电压为1.4V），解决办法跟前面完全一样，在TDO脚接一个10k的下拉电阻。
The all!
当然，不一定每块片子的坏法和我的一样，我想这仅仅只是一类坏法而已，如果是由于其他问题引起的我就没有办法了，还请见谅！
如有不足之处忘各位大虾指教，小弟还在读书，对技术上的东西知之甚少，欢迎大家交流，如果能解决问题就帮我顶一顶帖子。对了，如果对硬件不是很熟建议还是不要乱动，怕把你的宝贝片片烧了我不负责哦！但是小心点还是没有问题。万用表的表笔可以加工一下，这是题外话。
| 
