首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
Xilinx 技术论坛 (Xilinx Technical Discussion Foru)
» [求助]关于ISE时序约束的问题
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
[求助]关于ISE时序约束的问题
发短消息
加为好友
szchenf
当前离线
UID
9812
帖子
2
精华
0
积分
13
阅读权限
10
在线时间
0 小时
注册时间
2002-8-16
最后登录
2006-6-9
新手上路
UID
9812
性别
男
1
#
打印
字体大小:
t
T
szchenf
发表于 2006-6-9 10:35
|
只看该作者
[求助]关于ISE时序约束的问题
ISE
,
时序
,
求助
ISE做时序约束时要输入PAD TO CLK 和CLK TO PAD 一般如何确定,我的设计要跑80M,有没有推荐值?还有器件的建立和保持时间在什么地方可以查到?哪为大虾救命!!
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议