首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[讨论]如何模拟异步sram的时序

[讨论]如何模拟异步sram的时序

我需要在fpga上挂个异步sram作为buffer,读取速度至少要33.3MHz,我目前是把该异步sram作为同步sram处理,加入了一个同步的时钟信号,不知道这样可不可以,请指教,再请问大家,对异步sram一般是怎么设计的。
你是要写代码infer出RAM还是用IP核?建议用异步SRAM的核,如果你要写代码,在XST的userguide里面有代码实例。
 
返回列表