5.3 其它规避措施
在关机动作发生后，12V电压逐渐下降，会首先触发欠压保护（欠压保护点由软件设置），系统关机，DPWM和SRE被拉低，输出关闭；随着12V的继续下降，触发UCD7232的欠压保护，FLT引脚变为高，并上报给UCD9224。图13完整的显示了上述过程。（图13的CH4为3.3V电压波形，CH3为SRE_1B引脚信号，CH1为FLT引脚信号）
由该波形可知，SRE_1B再次上升时，由于UCD7232还处于正常工作状态（FLT还为低），因此BUCK下管可以正常导通，造成输出电压的负过冲。如果将系统欠压保护点设置的略低一些，或减缓3.3V的下降速度，以保证UCD9224进入reset模式时，UCD7232已经处于欠压保护状态，则输出电压的负过冲亦可以避免。
图 13：SRE_1B 与 FLT
为减缓3.3V的下降速度，可使用Dropout电压较小的LDO，如TPS79333（VDROPOUT=0.18V）。由图11和图12对比可知，当前方案下使用的LDO具有较大的Dropout 电压（6.9V-2.6V=4.3V）。如使用TPS79333，当UCD7232触发4.1V欠压保护停止工作时，UCD9224仍能得到稳定的3.3V供电，也就避免了进入reset模式。
6． 结论
在只关闭3.3V的应用场景中，输出端无论是否带载，输出电压都会出现负过冲；而在采用常规供电设计的系统中，关闭12V时，如果输出端空载，同样会出现负过冲问题。输出电压负过冲的根因是UCD9224在处于reset模式后，SRE_1A和SRE_1B引脚变为高阻态，其电压有反弹并下降缓慢导致。解决措施是在SRE_1A和SRE_1B引脚各增加一颗下拉电阻。实测发现，该解决措施简单有效。
7． 参考文献
1. UCD9224 datasheet, Texas Instruments Inc.
2. UCD7232 datasheet, Texas Instruments Inc.
3. Using the UCD92xx Digital Point-of-Load Controller Design Guide, Texas Instruments Inc |
