首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教关于FPGA芯片Cyclone系列的问题

请教关于FPGA芯片Cyclone系列的问题

   请问我用cyclone的PLL,PLL_OUT管脚输出的是LVDS信号,而输入CLK0是LVTTL信号,而且两者都在一个bank上,请问需要将他所处的BANK的VCCIO设为何值,2.5V还是3.3V
返回列表