首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]cpld 引脚高阻状态问题请教！

注册会员

Rank: 2

UID
147206 
性别
男 
1#
打印
tT
FrankVikt发表于 2006-8-30 11:10 | 只看该作者

[求助]cpld 引脚高阻状态问题请教！

高阻, cpld, 状态, 请教, 求助
我用的器件是 xc2c32a，用 assign out  = !cs?outreg:6'bzzzzzz;语句时，当cs为高时，用示波器测得的引脚确不是高阻状态。而是 高（1）？请问哪位高手知道原因？ 谢谢！
收藏 分享 评分
回复 引用

订阅 TOP

中级会员

Rank: 3Rank: 3

UID
123109 
性别
男 
2#
jjkjjk发表于 2006-9-5 14:35 | 只看该作者
你有没有用片内的弱上拉或KEEPER . 一个简单的方法就是在你为三态后用一个1K的电阻接到地看电平有没有下来. 如果输出是高就不会下来的 .
回复 引用

TOP

返回列表