[求助]一个FPGA问题 大家讨论下啊 FPGA, 求助, 讨论

romanteck

设计了一个程序 烧到FPGA里面 测试的时候外接AD （AD的采样声中和FPGA是一个晶阵）

测试的时候需要烧IIC,发现在不加激励的时候IIC可以读写 但是一加激励（AD输出）就不能读写

了,是什么原因呢 大家有这方面的经历吗

我怀疑是外部的时序没满足 FPGA综合的时候没加输入延迟的约束

大家帮我解惑～～

rouder21control

估计是你的AD读写时序不对，虽然仿真的时候可能对，但综合后就不对了。可用示波器检查一下读写AD的时序是否正确。