请问，FPGA中的BUFGDLL使用问题？ BUFGDLL, FPGA

studystudy

请问，FPGA中的BUFGDLL使用问题？
我用SN65LVDS32D输出一个60Mhz时钟信号给XILINX  FPGA(XCQ100-4PQffice:smarttags" />240C),时钟从全局IO管腿输入，然后直接接内部的BUFGDLL，不做倍频，目的只是想使输入的60Mhz时钟的占空比好些，但是发现有时加电后，BUFGDLL输出由60Mhz变为30Mhz且时钟不连续。请问1.是否使用BUFGDLL有一定风险，它对输入时钟质量要求如何？2.如何正确使用BUFGDLL？3.如果不用BUFGDLL，有无其它办法改善时钟占空比？