首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

相变存储器的高可靠性多值存储设计2

相变存储器的高可靠性多值存储设计2

由于监测某一数据位是否出错的过程不依赖其他数据位,因此该方法可以实现传统方法难以实现的“全部数据位的错误监测(all-error-detection ,AED) ”。 错误监测通过外围2 个如图6 所示的S/A 及相关的比较电路实现:一个S/A 使用各“禁区”的下限值(1/g ,1/e ,1/c ,1/a ,b ,d ,f ) 与阻值比进行比较:另个S/A 使用相应的上限值(1/f ,1/d ,1/c ,a ,c ,e ,g) 与阻值比进行比较。 当某一“禁区”的2 个边界值(如a 和1/a) 与阻值比相比较的结果不同时,即说明此时的阻值比已落入该禁区( a 和1/a 对应禁区[1/a ,a ]) ,则可能的原状态只可能为与该禁区紧邻的2 状态之一(禁区为[1/a ,a ] ,则可能的2 状态为R2/R1 或R1/R2) 。 后继ECC 电路再由此缩小的范围继续判断,电路复杂度将大大简化(具体电路这里略) 。 正常状态的比较结果见表2。

表2  带有ECC电路时的输出状态的真值表

返回列表