|
 
- UID
- 856476
|
软件对于半导体公司来讲是个新挑战，因为传统上他们多数只设计硬件，现在还要考虑软硬件的协同设计。当芯片的设计规模越来越大，芯片的设计成本越来越高，硬件仿真技术、系统设计、物理设计与验证，都需要着力提升效率，并降低成本和功耗。这不光是硬件公司和EDA公司需要面对的挑战，更需要整个产业的合作。目前看来，半导体公司都越来越重视软件的开发与应用，其开发平台、设计工具都在不断改进。
ADI超低功耗便携系统开发平台ADXL362开发板
ADXL362开发板是一款超低功耗的便携系统开发平台，可用于各种运动监测，也可作为客户最终低功耗产品系统解决方案的参考。开发板可以被配置成便携数据采集系统，将实时加速度数据记录在SD卡上以便于后期算法开发。ADXL362工作模式、测量范围、采样频率等参数均可由用户通过计算机软件来配置。开发板带有低功耗电纸书显示器，在用户完成算法开发后，可以利用其来实时显示，方便验证算法的性能。
Altium Designer使可编程领域的功能设计摆脱物理限制
利用一体化电子设计软件Altium Designer，可以在设计和建立下一代电子产品时获得非凡的能力。Altium Designer集原理图设计、板级物理设计和可编程设计及制造于一体。其单一设计数据库消除了数据转换和同步问题，可实现的设计任务包括：元器件创建和库管理；全层次化设计输入与设计复用、装配变量支持；混合信号仿真，兼容Spice 3f5；布线前及布线后信号完整性分析；高级交互式布线，包括差分对支持、长度调整、阻抗控制布线；自动布线；高级导航与高亮显示；具有实时3D冲突检查的3D电路板设计；以及同一PCB多人协同设计。
依托Altium Designer的数据管理功能，可以自动对所有设计文件及输出文件实行版本控制，提供完整的发布历史以供追溯，并在每次发布设计数据时创建完整、安全的整体设计快照。数据管理功能包括：版本控制系统支持、发布与生命周期管理以及通过Outjob文件管理重复文件输出。Altium Designer的软设计能力提供超强的灵活性，可轻松将可编程领域的功能设计脱离出电路板级的物理依赖限制，并提供真正独立于FPGA器件供应商的开发环境。优点包括：独立于器件厂商、无需HDL、支持VHDL/Verliog、使用OpenBus自上而下设计完整的嵌入式系统、基于C语言的FPGA设计能力、软件平台构建器，以及用于设计测试的各种虚拟仪器。
Altera版ARM Development Studio 5 (DS-5)工具包
基于ARM Development Studio 5，Altera版ARM DS-5工具包是Altera独家器件专用产品，无缝扩展了跨CPU-FPGA边界的嵌入式调试功能，消除了SoC器件的调试壁垒。Altera版ARM DS-5是Altera SoC嵌入式设计套装(EDS)的一部分，关键特性包括：支持电路板开发、驱动开发、操作系统移植、裸机和Linux应用程序开发；开发并调试以SMP和AMP模式运行的系统；ARM体系结构最先进的多核调试功能，为Altera SoC器件提供FPGA自适应调试功能；采用在FPGA架构中综合的ARM CoreSight跟踪宏单元，支持ARM Cortex-A9处理器以及任何定制内核进行同时调试，并提供跟踪连接；ARM流线性能分析器采用来自SoC和FPGA域的性能计数器，实现全系统级分析。
Altera面向Altera FPGA的OpenCL
OpenCL标准是第一个开放、免版税、统一的编程模型，能够在异构系统上加速算法实现。OpenCL支持在不同的平台上使用基于C的语言来开发代码——从CPU、GPU、数字信号处理(DSP)器件，到FPGA。Khronos集团的很多供应商都支持OpenCL。
面向FPGA的OpenCL优点包括：与传统的FPGA设计流程相比，产品能够更迅速面市；使用OpenCL C(基于ANSI C)并行编程语言而不是传统的底层硬件描述语言(HDL)来描述您的算法；在更高层的设计抽象环境中迅速进行设计开发；针对目前和未来的FPGA重新定位OpenCL C代码，设计不会过时；跳过耗时的手动时序收敛以及FPGA、主机和外部存储器之间的通信接口设计工作，一个步骤就可以在FPGA上实现您的OpenCL C代码；把对性能要求较高的功能从主处理器中分流到FPGA上，提高了性能；通过观看采用OpenCL，分流到FPGA来加速算法性能的演示，了解详细信息；与其他硬件方案相比，显著降低功耗，提高性能。采用FPGA的精细线程架构，Altera面向OpenCL的SDK只生成您需要的逻辑，功耗只有硬件方案的1/5。
很多市场领域对通过并行软件编程来提高性能、加速产品面市的需求越来越高，包括计算机和存储、军事、医疗和广播等市场。
|
|
