首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 请问关于lpm_fifo的问题。
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
请问关于lpm_fifo的问题。
发短消息
加为好友
hstaii@163.net
当前离线
UID
75308
帖子
80
精华
0
积分
40
阅读权限
10
在线时间
0 小时
注册时间
2002-9-18
最后登录
2003-9-30
新手上路
UID
75308
性别
男
1
#
hstaii@163.net
发表于 2003-9-23 13:56
|
只看该作者
holdtime出现问题,不知你是不是在timing analyzer时出现的?如果是这时出现的,大部分是由于clock skew引起的。时钟在内部分配时到达每个寄存器有所偏斜,你可以查看Altera 的一篇文档,名字我记不起来。
回复
引用
TOP
发短消息
加为好友
qin
当前离线
UID
1061
帖子
133
精华
1
积分
116
阅读权限
20
在线时间
0 小时
注册时间
2002-9-24
最后登录
2007-10-31
注册会员
UID
1061
性别
男
2
#
打印
字体大小:
t
T
qin
发表于 2003-9-23 13:56
|
只看该作者
请问关于lpm_fifo的问题。
lpm
,
fifo
请问关于lpm_fifo的问题。我在maxplus2中调用了lpm_fifo实现先进先出,编译时没有问题,可在波形仿真是却出现警告说holdtime出现问题,我用的是flex10k的片子。我想altera自己的宏模块,怎么会有问题?因此特向各位高手请教一下问题的所在。
收藏
分享
评分
回复
引用
订阅
TOP
发短消息
加为好友
bubu
当前离线
UID
119328
帖子
8
精华
0
积分
136
阅读权限
20
在线时间
0 小时
注册时间
2005-8-6
最后登录
2005-12-1
注册会员
UID
119328
性别
男
3
#
bubu
发表于 2005-8-25 09:10
|
只看该作者
是不是软件有问题啊
回复
引用
TOP
发短消息
加为好友
bubu
当前离线
UID
119328
帖子
8
精华
0
积分
136
阅读权限
20
在线时间
0 小时
注册时间
2005-8-6
最后登录
2005-12-1
注册会员
UID
119328
性别
男
4
#
bubu
发表于 2005-8-25 09:22
|
只看该作者
是不是软件有问题啊
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议