首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

有个难题请教各位!

有个难题请教各位!

有一个寄存器信号 signal data_dff_sig : std_logic_vector(6 downto 0);
在clk的上升沿动作。我想在一个clk周期内测试data_dff_sig内是1多还是0多,
如果不用画简卡诺图,不用更高频率的时钟,是否有什么好的办法可以实现这个功能?
返回列表