基于S3C2440嵌入式系统主板的电磁兼容性设计 兼容性, 嵌入式

forsuccess

[导读] 本文以嵌入式系统主板为平台，运用 EMIStream仿真软件，并采用源端串联端接阻抗的方法分析了解决嵌入式高速主板存在的电磁干扰问题。
关键词：嵌入式系统设计S3C2440电磁兼容性

　　随着电子设备的频率越来越高，世界各国对电子产品电磁辐射标准的执行变得越来越严格，如何保证能在有限时间很好地在设计阶段发现并解决EMI／EMC问题非常重要，而PCB往往是一个电子系统的核心构成部分，一个经仔细电磁干扰设计的PCB板，能大幅度降低阻抗不匹配、传输线问题、信号互相耦合等现象引发的信号反射、延迟等线路不稳定因素，同时也可达到降低电磁辐射发射干扰，大大提高系统的稳定性和可靠性。本文将以嵌入式系统主板为平台，运用 EMIStream仿真软件，并采用源端串联端接阻抗的方法分析了解决嵌入式高速主板存在的电磁干扰问题。
　　1 电磁兼容性
　　1．1 电磁兼容和电磁干扰
　　电磁兼容（electro magnetic compatibility，EMC）是指设备或系统在其电磁环境中符合要求运行，并不对其环境中的任何设备产生无法忍受的电磁干扰能力。因此，EMC包括两个方面的要求：一方面是指设备在正常运行过程中对所在环境产生的电磁干扰（EMI）不能超过一定的限值；另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度（EMS），即电磁敏感性。
　　电磁干扰（EMI）是指由于电磁骚扰而引起设备、系统或传播通道的性能下降。电磁干扰形成需要3个要素：
　　（1）电磁干扰源：产生电磁干扰的任何电子设备或自然现象。
　　（2）耦合途径：将电磁干扰能量传输到受干扰设备的通道或媒介。
　　（3）被干扰的敏感设备：受到电磁干扰的设备。
　　电磁干扰的耦合途径可分为传导耦合和辐射耦合两种。传导耦合主要是指沿电源线或信号线传输的电磁耦合。电子系统内各设备之间或电子设备内各单元电路之间存在各个连线，如电源线、传递信号的导线，以及公用地线等，这样就可能使一个设备或单元电路的电磁能量沿着这类导线传输到其他设备和单元电路，从而造成干扰；辐射耦合是指通过空间传播进入设备的电磁干扰。干扰源的电源电路、输入／输出信号电路和控制电路等导线在一定条件下都可以构成辐射天线。若干扰源的外壳流过高频电流时，则该外壳本身也成为辐射天线。在PCB电路板中，电磁能通常存在两种形式，差模EMI和共模EMI。
　　1．2 电磁干扰的危害
　　（1）对电子系统、设备的危害。电磁干扰有可能使系统或设备的性能发生有限度的降级，甚至可能使系统或设备失灵，干扰严重时会使系统或设备发生故障或损坏。
　　（2）对武器装备的危害。现代的无线电发射机和雷达能产生很强的电磁辐射场。这种辐射场能引起装在武器装备系统中的灵敏电子引爆装置失控而过早启动；对制导导弹会导致偏离飞行弹道和增大距离误差；对飞机会引起操作系统失稳，航向不准，高度显示出错，雷达天线跟踪位置偏移等。
　　（3）电磁能对人体的危害。电磁辐射能一旦进入人体细胞组织就要引起生物效应，即局部热效应和非热效应。电磁辐射引起人体病变症状有：头晕、乏力、记忆力减退、心悸、多汗、脱发和睡眠障碍等。
　　因此，电磁辐射已成为必须予以控制的环境污染内容之一，许多国家都已制订了《电磁波照射卫生标准》。
　　1．3 EMC的标准和规范
　　（1）国际级，例如IEC标准；
　　（2）分会议级，例如CISPR出版物；
　　（3）CE级，例如欧洲协调标准EN；
　　（4）国家级，例如国家GB，FCC等；
　　（5）军用标准，例如国家军标GJB，美军标MIL。2 嵌入式系统主板电磁兼容性设计
　　2．1 嵌入式系统主板
　　2．1．1 主板框图
　　该设计研究的嵌入式系统是基于Samgsung S3C2440处理器的10层主板，系统主频高达400 MHz，硬件配置有2颗64 MB的SDRAM，128 MB NAND FLASH，与CPU通信时，数据传输频率高达133 MHz，同时还配置有LCD触摸屏、Sensor图像采集模块、GPS模块、GPRS无线通信模块，以满足系统功能上的需求，主板框图如图1所示。

　　

　　2．1．2 主板存在的电磁干扰
　　在系统中，S3C2440的片内工作频率FCLK可高达400 MHz，因此在PCB设计过程中，应该遵循高频电路设计的基本原则。首先应注意电源的抗干扰设计，其次要注意信号线的布线技术，尤其是关注时钟信号线、数据线和地址线。
　　2．2 电源的抗干扰设计
　　电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线、中断线，以及其他一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，不仅电池供电系统有高频噪声，电池本身也有高频噪声，而且模拟电路中的模拟信号更经受不住来自电源的干扰。
　　嵌入式芯片S3C2440的内核所需的直流电源电压为1．3 V，I／O模块及SDRAM的电源电压为3．3 V。在电路设计时，一定要考虑电源的抗干扰技术。一般应在电源进入PCB的位置和靠近各器件的电源引脚处加上几十微法到几百微法的电容器，以滤除电源噪声。还要注意在器件的电源与地之间加上0．1μF左右的电容器，以使能够有效地抑制在电源线上传导的高频干扰，克服干扰信号对系统工作的影响。
　　2．3 共模差模EMI产生机理
　　2．3．1 共模EMI产生机理
　　共模干扰通常指两根信号线上产生的幅度相等、相位相同的噪声。共模干扰的特点是干扰的大小和方向一致，存在于电源任何一相对大地或中线对大地间。共模干扰也称为纵模干扰、不对称干扰或接地干扰辐射。是载流体与大地之间的干扰。
　　共模计算公式为：
　　
　　式中：Ic表示电流强度；f表示共模电流的频率；L表示电缆线长度；d表示测量天线到电缆的距离。
　　共模辐射是EMI中最主要的一种辐射干扰，通俗地说，是由于电路板地的“不平整”导致，或者连接线连接两处的电位的高低差而导致连接线变成了辐射天线。然而电路板常常是由于地阻抗而引起电位的高低不平，从而能量由高到底有了辐射出来的条件。所以在电路设计与PCB排版时要特别注意PCB的地阻抗问题，从而更多地减小其产生的干扰。
　　2．3．2 差模EMI产生机理
　　差模干扰是幅度相等、相位相反的噪声。差模干扰的特点是大小相等、方向相反，存在于电源相线与中线及相线与相线之间。差模干扰也称为常模干扰、横模干扰或对称干扰，是施加于载流体之间的干扰。
　　差模辐射计算公式：
　　
　　式中：ID表示电流强度；f表示共模电流的频率；LS表示环路面积；d表示测量天线到电缆的距离。
　　2．4 共模差模EMI抑制措施
　　2．4．1 通常采用的抑制措施
　　通常减小共模辐射的方法有：
　　（1）减小地电位；
　　（2）使用去耦电容；
　　（3）使用铁氧体磁环；
　　（4）使用共模电源滤波器。
　　通常减小差模辐射的方法有：
　　（1）减小环路面积；
　　（2）频率越高，辐射越强，所以应尽量减小有用信号的高次谐波成分；
　　（3）采取屏蔽方法。
　　2．4．2 本文采用的源端端接抑制措施
　　所谓源端端接就是在传输线驱动端串联端接一个等于特征阻抗的阻抗。
　　由共模辐射计算公式可以看到，要减小共模辐射，减小Ic和f是不可能的，d又是恒定值，只有减小L。由差模辐射计算公式，可以看出要想减小差模辐射，就是要减小LS即电流环路面积，多层板中信号走线的电流环路面积就等于介质的厚度乘以走线长度，在介质厚度恒定的前提下，减小差模辐射同样归结到减小信号走线L上。
　　然而缩短信号走线长度通常是不实用的，不过给传输线源端串联端接一个等于特征阻抗的阻抗，就可以消除共、差模辐射的干扰。
　　源端串联端接措施要求加一个电阻与输出缓冲器串联，缓冲器阻抗和端接电阻值的总和等于传输线的特性阻抗。此时，因为反射系数为O，任何由于在负载端存在的阻抗不连续所产生的反射干扰将在其达到源端时被消除，这样可以减小噪声、电磁干扰（EMI）及射频干扰（RFI）。2．5 基于EMIStream仿真的高速主板EMI设计
　　2．5．1 主板仿真环境介绍
　　EMIStream是日本NEC公司基于多年EMI设计经验开发的应用软件，在日本已经推广使用了多年，它有效地减少了电子产品的EMI／EMC问题，大大缩短了产品开发周期。在仿真分析过程中，还将用到Mentor Graphics公司的Hyperlynx仿真软件，对信号网络进行阻抗端接处理。
　　2．5．2 主板叠层采用10层板初步减小EMI
　　主板叠层结构为T-G-S-P-S-G-P-S-G-B，“T”为顶层，“G”为地平面层，“P”为电源平面层，“S”为信号层，“B”为底层。高速信号走线时层的变化，及那些不同的层用于一个独立的走线，确保返回电流从一个参考平面流到需要的新参考平面。这样是为了减小信号环路面积，减小环路的差模电流辐射和共模电流辐射。环路辐射与电流强度、环路面积成正比。实际上，最好的设计并不要求返回电流改变参考平面，而是简单地从参考平面的一侧改变到另一侧。
　　2．5．3 传输线驱动端串联端接阻抗进一步减小EMI
　　利用EMIStream对主板进行EMI仿真分析，通过Estimation of radiated electromagnetic field功能评估整板EMI辐射，仿真结果如图2所示。NetLDATA6是CPU与SDRAM，NADNFLASH的数据通信网络，数据传输频率高达133 MHz，图2所示仿真结果中的DM指差模干扰，CM指共模干扰，NetLDATA6网络的差模辐射ED=55．4 dB》40 dB，共模辐射Ec=54．7 dB》40 dB，均超过GB9254规定的B级产品辐射限值，GB9254电磁兼容标准即《信息技术设备的无线电干扰极限值和测量方法》。

　　

　　这里，首先运用Mentor Graphics公司的Hyperlynx仿真软件对NetLDATA 6网络进行terminator wizard提示需端接22 Ω阻抗，端接处理后，重新导入EMIStream进行EMI仿真，仿真结果如图3所示。NetLDATA 6_T网络就是源端端接阻抗后的NetLDATA 6网络。可以看到，共模辐射和差模辐射都抑制到了GB9254规定的B级产品辐射限值以内。至于图中还存在的Maximum radiation辐射，只要再减小端接阻抗与驱动端距离，即可消除，最终的仿真结果如图4所示。

　　

　　该嵌入式高速主板硬件上还采用了滤波、屏蔽技术，软件上采用了看门狗、软件拦截等抗干扰技术，最终整机通过EMC认证机构认证，信息技术设备在10 m测量距离处的辐射骚扰平均值为33．2 dB，符合GB9254标准。
　　3 结语
　　随着电子系统和设备数量的逐渐增多和性能的不断提高，电子干扰将越来越严重，如何减小设备之间的相互电磁干扰（EMI）使成了迫切要解决的问题。本文以嵌入式高速主板为平台，结合EMIStrearn，Hype-rl-ynx仿真软件，对整个主板进行板极EMI仿真，通过分析电磁干扰的产生机理找到抑制措施，结合仿真有效地抑制了差模共模辐射于GB9254规定的B级产品辐射限值以内。同时由于电子技术，应用广泛，而且各种干扰设备的辐射很复杂，要完全消除电磁干扰是不可能的。但是，可以采取硬件上滤波、接地、屏蔽等措施并结合软件抗干扰技术来减小电磁干扰，使电磁干扰控制到一定范围内，从而保证系统或设备的兼容性。