|
- UID
- 852722
|
内部实现可增加系统的灵活性和测量精确度，并可减轻硬件方面的工作量。
3 主要功能电路的设计
3．1 DDS信号发生模块
AD9851模块处理单片机送的频率控制字，输出地址值给ROM 1P模块，ROM 1P模块中存储正弦波表，输出幅度值给DA。具体在FPGA内实现如图6所示。
3．2 真有效值测量电路
采用典型真有效值一电流转换芯片AD637，其外围元件少，频带宽。对于有效值为200mV的信号，600 kHz；对于有效值为1 V的信号，-3 dB带宽是8 MHz，其后接12位高速低功耗串口模／数转换芯片ADS7818。为简化电路，并保持电路参数的对称性，仅采用一个ADS7818，通过电磁继电器，由单片机控制，在两路信号间周期性切换进行测幅。
3．3 放大整形及相位测量模块
由于经过双T网络输出的信号幅度衰减很大，而信号经过过零比较器的传输时间为 ，式中，G0为过零检测器的直流增益；fP1是第一个响应极点；f为信号频率；VP是信号幅值。由该式可以看出，幅度与相移成反比，所以在经过比较器前要加一级放大，采用的是可变增益放大芯片AD603构成的自动增益控制电路，当输入信号峰一峰值在400 mV～7 V，频率在6 MHz以下，输出信号稳定平坦。在此次应用的实际电路中，将有效值从200 mV～3．5 V，频率从30 Hz～3 MHz的输入信号无失真的都放大到1．72 V。由于DDS输出电压为1．72 V，所以只需放大处理经过网络后的信号。另外，由于前级为双T网络中的射随，故不需做阻抗匹配。AGC(自动增益控制)电路如图7所示。
输出信号经过由LM311构成的零点附近的滞回比较器整形后给FPGA，进行相位测量。经过放大整形后的两路信号先经过一级极性判别电路，通过读取D触发器的输出电平来判断从双T网络输出的信号相位相对于原信号相位超前还是滞后，VOUT输出为高电平时超前，反之为滞后。同时将两个信号送入异或门，得到脉冲信号，测量脉冲信号的宽度，再通过计算就可以得到相位差。当脉冲的宽度很小时，为达到设计要求，标准脉冲的频率要求很高。设计时使用的是40 MHz的晶振，所以得到相位差的表达式为度。
3．4 示波器显示模块
将幅频相频信息加至y轴，频率锯齿波加至x轴。D／A转换采用12位串口电压输出型可程控偏压的数／模转换芯片TLV5638。
4 测试数据与分析
4．1 测试数据结果
测试数据结果如表1所示。
4．2 数据分析
经过测量，双T网络的幅频及相频特性曲线如图8所示。在幅频特性曲线中，横坐标代表频率，一格代表1 kHz；纵坐标代表增益，一格代表0．5倍。在相频特性曲线中，横坐标代表频率，一格代表1 kHz；纵坐标代表相位，一格代表5°。
4．3 误差分析
4．3．1 相位测量误差分析
(1)计数误差。计数器总会存在±1的误差，这个误差是方案本身存在的，无法消除，采用改进的计数方案虽无法消除误差，但可减小误差的影响。
(2)前级处理引入的误差。采用计数法测相前需要对输入的两路信号进行限幅放大、电平转换等处理，由于难以保证处理两路信号的电路线形度完全一致，因此会引入误差。另外在电平转换时，比较器会影响转换的方波上升沿或下降沿不稳定，影响计数结果。
(3)两信号相异或后，用计数法测相位差，其标准时钟信号由晶振产生，采用40 MHz晶振，其晶振频率稳定度也会影响测量结果。
(4)相差测量精度还可以提高。如果相位差精度要达到0．1°，正弦波表数据应该至少储存360×10个点，但这里只储存了1 024个点。
(5)扫频DDS部分还可以提高扫频精度。可以提高FPGA内部时钟频率来提高扫频精度，扫频参考时钟采用10 MHz，因为D／A转换部分是采用转换速度为100 ns的DAC0800，因此完全可以进一步提高参考时钟的频率，DAC0800转换速度完全可以达到。
4．3．2 幅度测量误差分析
幅度测量是采用真有效值检波，AD637芯片本身在检测有效值时存在固定偏差，但对前后信号产生的偏差一致，而且可以通过软件对测量结果进行校准。
5 总结分析与结论
实验表明，DDS信号发生部分扫频范围100 Hz～100 kHz，频率步进10 Hz。用户可以通过按键选择定点测量或特定频率段扫频测量，并能通过LCD显示预置频率、网络前后信号幅值、相位差及其极性，还可在示波器上显示幅频特性和相频特性曲线。此外，可以方便地实现定点测量及特定频率段测量，能够很好地帮助理解频率特性，且其可扩展性好，设计出来的产品体积小，易携带，适合教学等领域的应用。 |
|
