首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

FPGA Design Flow 学习笔记(3)--参加年度达人

FPGA Design Flow 学习笔记(3)--参加年度达人

偏移约束Offset Constraints

是从I/O管脚到与时钟信号相关的同步元件的约束(或者相反的方向);包含了从输入引脚到同步元件与从同步元件到输出引脚的约束路径。图示如图1.



图1 偏移约束

时钟延迟的说明:方程考虑了时钟路径,时钟到达与时钟的不确定性

– OFFSET IN = T_data_In - T_clk_In

– OFFSET OUT = T_data_Out + T_clk_Out


图2 时钟延迟的说明


管脚到管脚约束Pad to Pad Constraints

覆盖了纯粹的从开始到结束管脚的组合逻辑路径


图3 管脚到管脚约束


约束种类的举例说明:




图4 PADCtoOUT2的路径由管脚到管脚约束



图5 管脚到管脚约束

– OFFSET IN: PADA到FLOP,PADB 到RAM

– OFFSET OUT: LATCH到OUT1, LATCH到OUT2,RAM到OUT1

考虑下图,你会使用什么样的约束,使得系统运行在100MHz?


答案: PERIOD = 10 ns , OFFSET IN = 6 ns, and OFFSET OUT = 5 ns
记录学习中的点点滴滴,让每一天过的更加有意义!
返回列表