5 system generator仿真
system generator for dsp是业内领先的高级系统级FPGA开发工具。本次设计是在基于Xilinx(赛林思)的system generator的基础上完成的。赛林思是全球领先的可编程逻辑完整解决方案的供应商,它研发、制造并销售范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的IP(InteIlectual Property)核,客户使用Xilinx及其合作伙伴的自动化软件工具和IP核对器件进行编程。System generator是Xilinx公司进行数字信号处理开发的一种设计工具,它通过将Xilinx开发的一些模块嵌入到MATLAB的Simulink库中,可以在Simulink中进行定点的仿真,可以设置定点信号的类型,这样就可以比较定点仿真与浮点仿真的区别。并且它还可以生成HDL文件,或者网表直接供ISE调用。较之于直接用MATLAB进行算法的仿真其主要优势作于它是基于定点的,同时,它是由各个供应厂商直接提供的库,因此它能够充分认识FPGA内部的资源等,其仿真也更精确可靠。
虽然,system generator能直接生成供底层FPGA调用的代码以及网表,但是,通常并不这样做。相对于人工编写的代码,system genera tor生成的代码相对冗余度高,资源利用也不及人工编写的代码合理。但是,在某些需要快速进行算法开发的项目中,这种方式无疑为用FPGA从事快速的算法开发提供了一个捷径。
将MATLAB与system generator集成后,由图1所示的原理框图,搭建了用于仿真的system generator模块,如图9所示。