65nm FPGA向多模无线基站为代表的高端应用渗透(上)
- UID
- 852722
|
65nm FPGA向多模无线基站为代表的高端应用渗透(上)
随着TD-SCDMA进入大规模商业实验,WiMAX加入ITU成为第4个3G标准,爱立信率先完成LTE全链路高速传输试验,IMT-Advanced 开始提案征集,移动通信越来越多地呈现了多标准共存的局面。在现实中则往往在一个站址上,同时有小灵通、CDMA、GSM、TD-SCDMA等多种标准的 基站。如何降低研发生产成本,降低建设、运营、维护和升级成本,就成为设备厂商和运营商所面临的共同课题。对此,基站设备厂商提出面向全IP化多模无线基 站,实现GSM、UMTS、CDMA、WiMAX多模块多模式基站,从而可以实现平滑演进,从现有TD-SCDMA、WCDMA等3G标准平滑升级到 HSDPA/HSUPA甚至LTE等后3G标准。
FPGA 类高性能可编程逻辑器件,正是多模无线基站的最佳构建平台之一。Xilinx率先发布和量产的65nm平台FPGA,则以大量先进技术和全新的设计有效增 加了系统产品的生命周期并满足了3G、LTE、IMT-Advanced等移动通信标准和高性能处理设备对更多功能、性能、功耗和综合成本的苛刻要求。
更大容量、更高性能
尽管DSP的工作时钟频率已经提升到GHz量级,但还是无法满足高端应用系统对实时性的要求。换句话说,算法复杂度与传统DSP的性能之间一直存在着落 差。而且,随着3G及LTE、IMT-Advanced等未来移动通信技术的出台,通信系统中的MIMO、OFDM、LDPC等无线算法和AVS等实时视 频编译码算法的复杂度直线上升,使得这种落差呈进一步扩大态势。
传统上,这一落差是由专用信号处理芯片(ASIC或ASSP)来进行弥补。不过,FPGA凭借高度的灵活性和近些年来性能的提升以及功耗的改善,特别是近 两年的时间内采用65nm工艺的高性能FPGA的推出,加快了自身向这块DSP无法覆盖的信号细分市场渗透的速度。笔者以Xilinx的Virtex 5为例进行阐述。
Virtex-5系列所采用的6输入LUT ExpressFabric技术在将性能提升了2个速度级别同时使动态功耗降低了35%,面积缩小 45%,总逻辑单元数多达 330,000个。同时,Virtex 5高达11.6 Mbit 的灵活嵌入式 Block RAM,可以以高达 550 MHz的工作速率运行。每个Block RAM模块最高可存储 36 Kbit 数据,可以配置成工作频率为 550 MHz的FIFO而无需消耗逻辑资源,或配置为双端口 RAM以增加带宽,还可以级联增加实现更大存储器。
为了满足设计师对多通道、高性能DSP算法加速的需要,所有 Virtex-5 系列都提供大量增强嵌入式型DSP48E slice块,在更大的动态范围内实现48位全精度结果而无需消耗逻辑结构资源;DSP48E Slice 支持专门的布线所实现的加法链结构突破了加法树的性能瓶颈。特别在面向信号处理的SXT 平台上的 Slice更多达 640 个,可以工作在550 MHz,实现 352 GMACS 的性能。同时每个 DSP48E Slice 在翻转率为 38% 的情况下,功耗仅为 1.38 mW/100 MHz,比90nm器件降低了40%。
更高的I/O速率,支持更多I/O标准
虽然现代电子系统互连越来越趋向于串行交换式互连网络,但对差分或单端并行I/O也有越来越高的性能要求。如LTE通信系统中采用的MIMO技术可能需要 系统FPGA同TI公司串行LVDS输出的4通道14bit 125 MSPs ADC芯片互连,单差分对最高数据率可能高达1.04Gbps,对FPGA提出了很高的要求;通信系统中大量采用DDR2、DDR3、QDR2等高时钟速 率存储器实现对高速信号和分组数据的缓存处理,也需要FPGA提供有效的互连接口。 |
|
|
|
|
|