为什么一个模块工作稳定,加入另一模块后工作不稳定了?
 
- UID
- 152610
- 性别
- 男
|
为什么一个模块工作稳定,加入另一模块后工作不稳定了?
我试用EPM7512EQC实现把一种速率的N串行数据转换成两种不同速率的串行数据,启用一种转换电路模块后加载数据运行正常,但加载另一模块后,原逻辑模块运行业不稳定了。两个模块独立工作,只有各别的输入信号是同一信号,两个模块电路都独自工作过,请高人指点。 谢谢! |
|
|
|
|
|
 
- UID
- 152610
- 性别
- 男
|
|
|
|
|
|
 
- UID
- 152610
- 性别
- 男
|
|
|
|
|
|
 
- UID
- 128234
- 性别
- 男
|
降低频率看看,我以前也有着问题,但仔细改一下程序结构,就好了,我没有maxplus所以就不看了 [em07][em07] |
|
|
|
|
|
 
- UID
- 152610
- 性别
- 男
|
串行PCM线是8M速率,采用的是16M时钟,不能在降了 |
|
|
|
|
|
 
- UID
- 128234
- 性别
- 男
|
那可能还是设计结构上的问题了,你做过波形仿真吗?用timing仿真看看,又没有这个问题, |
|
|
|
|
|
 
- UID
- 152610
- 性别
- 男
|
做过波形仿真,并且各模块电路都曾在其它设计中应用过,这次只不过是把板上的时钟源换了一下,由板上时钟改用板外时钟而已。可能会有一点延时。但只起用其中一个模块时仍能正常运行。 |
|
|
|
|
|
 
- UID
- 152610
- 性别
- 男
|
在波形仿真时,中间信号有些毛刺,但仿真结果是对的。 毛刺产生的原因是:同步分频后用译码器产生片选信号,多个信号同时变化导致。 毛刺一直存在,在各模块独立工作时并没有影响工作状态。 |
|
|
|
|
|
 
- UID
- 152610
- 性别
- 男
|
|
|
|
|
|
 
- UID
- 152610
- 性别
- 男
|
[em04][em04][em04][em04][em04] |
|
|
|
|
|
 
- UID
- 152610
- 性别
- 男
|
|
|
|
|
|