首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» TD-LTE系统中基于FPGA的PUSCH信号检测
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
TD-LTE系统中基于FPGA的PUSCH信号检测
发短消息
加为好友
pengpengpang
(pengpengpang)
当前离线
UID
1023229
帖子
6106
精华
0
积分
3055
阅读权限
90
来自
中国
在线时间
156 小时
注册时间
2013-12-20
最后登录
2016-7-3
论坛元老
UID
1023229
来自
中国
1
#
打印
字体大小:
t
T
pengpengpang
发表于 2014-6-8 21:00
|
只看该作者
TD-LTE系统中基于FPGA的PUSCH信号检测
检测
在移动通信环境中,无线信道千变万化,接收机接收到的信号往往是信号经反射、折射以及散射的多条路径在不同时间点到达接收端的叠加。可见,要精确估计出信道响应值并检测出原始信号十分艰难。信号检测作为物理层的接收端算法,起着恢复影像数据的作用,不容轻视。因此,在接收端进行正确可靠的信道估计研究及应用十分关键[1]。一般PUSCH信号检测的实现多采用ZF算法,除此之外,MMSE算法也比较常用。由于ZF算法简单且易实现[2],故本文采用的是ZF算法。FPGA在数据处理方面有着优越的性能且非常适合做并行运算,其芯片内部一般都含有大量的RAM和多达几百个乘加单元,利用FPGA进行数据处理能够提高处理速度,因此用FPGA实现信号检测应用在LTE综合测试仪开发中是一个相对较好的方案。1 信号检测算法简介1.1 系统模型 在完成信道估计之后,可以得到每一对收发天线下资源粒子处的冲击响应值。在传输分集条件下,以最大比合并的方式进行信号检测、解预编码和解层映射。在空间复用条件下,需要对每一个资源粒子处进行信号检测,恢复各个发送天线端口下资源粒子中的赋值符号。对每个资源粒子进行信号检测,就可以得到所有发送端处的赋值符号。
2 ZF信号检测算法在FPGA中的实现 由于进行信号检测的数据来自于解基带信号和信道估计之后的数据,因此实现时,在解基带信号之后才能进行信号检测。解基带信号和信号估计之后分别给出一个标志位,待两个数据输入标志同时有效时开始进行信号检测。信号检测模块和前面两个模块以握手信号进行通信,以保证数据的正确采集。 对于一个接收天线的情况,在信道估计中已经求出其信道特性且把数据存放在信道插值之后的RAM(H_KL_ram)中。After_fft_ram中的数据即为解基带信号之后的数据,但不是所有的数据都会用到,而是根据带宽来配置的。求取信号检测数据的过程实际就是一个矩阵的除法,将对应的元素相除,再把计算结果存储到RAM中。实现流程如图1所示。
在TD-LTE系统中,一个子帧有14个OFDM符号。若等14个OFDM信号都解出来再进行信号检测,则会浪费大量的RAM资源,故在进行完信道估计之后,可按符号进行信号检测,以节省一部分RAM资源。3 FPGA仿真与实现结果分析 图2、图3分别是信号检测的ModelSim仿真图和板级实现的ChipScope截图。FPGA实现时使用的时钟是200 MHz,其中enen_in_h、even_in_y分别是信号检测所需要输入的数据,其高16位为实部,低16位为虚部。enen_in_h与even_in_y做复数的除法,在FPGA中除法的分子和分母的位数可以不同,分子最大位数为54 bit,目前均衡的方式是Y/H求出X,把Y的位数由32 bit扩展到54 bit,分母H依旧是32 bit;FPGA中除法的算法是分子和商的位数相同(为54 bit),但结果只能取16 bit,根据多次试验结果来确定最合理的16 bit数据。实部与虚部的处理方法相同,最后将实部与虚部的计算结果拼成一个32 bit的数据。最终的计算结果为实部与虚部分别取高16 bit组成一个32 bit的输出。图2、图3中所示的even_out是信号检测输出的数据,由仿真图和实现图可以看出,软件仿真和用开发平台信号检测的结果是一致的,因此用FPGA可以实现对信号的准确检测。
ZF算法的Verliog[4]程序已通过Xilinx ISE10[5]的编译、仿真验证及板级验证,其结果与理论值一致,精确度可以达到LTE系统的要求。该算法满足了硬件对算法的模块化、规则化要求,是一种可以充分发挥硬件的优势、利用硬件的资源和速度,从而实现硬件与算法理想结合的优化方案。本文用硬件的思想对ZF算法进行处理,达到了既满足算法合理性要求也满足FPGA设计要求的目的。在FPGA设计中,为追求速度与面积的平衡,故在本方案中采用流水线设计,每次调用4个乘法器和2个除法器,既提高了速度,也节省了资源。由于该算法的FPGA实现在这个项目的联机调试中性能非常稳定,该实现方案已经到应用到LTE综合测试仪项目中。参考文献[1] 陈发堂,李小文,王丹,等.移动通信接收机设计理论与实现[M].北京:科学出版社,2011.[2] BEEK J J,EDFORS O,SANDELL M,et al.On channel estimation in OFDM systems[C].Chicago:IEEE Vehic. Technol.Conf.,1995,2:815-819.[3] 沈嘉,索士强,金海洋,等.3GPP长期演进(LTE)技术原理与系统设计[M].北京:人民邮电出版社,2008.[4] 夏宇闻.Verilog数字系统设计教程[M].第2版.北京:北京航空航天大学出版社,2008.[5] XilinxInc.Foundation series user guide[EB/OL].(2010-01-03)[2012-07-25].http://china.xilinx.com/support/documentation/user_guides/ug071.pdf.作者:王华华,步清明,李小文,施流伟 来源:电子技术应用2012年第12期
收藏
分享
评分
记录学习中的点点滴滴,让每一天过的更加有意义!
回复
引用
订阅
TOP
返回列表
DSP技术
测试测量
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议