关键字：ADSP-Ts101 DSP 雷达信号
在雷达信号处理系统中，被处理的回波信号可能来自运动目标，如飞机、舰艇、车辆等，也可能是固定背景或缓慢运动背景，如海浪和金属丝干扰所产生的杂波。在实际应用中，从固定杂波背景中提取出运动目标回波是很重要的问题。由于固定杂波和运动目标回波的多谱勒频移不相同，利用多谱勒滤波器滤去固定杂波而取出运动目标的回波，就可以大大改善在杂波背景下检测运动目标的能力。由于多种高性能数字信号处理器的出现，使得可以采用软件通过快速傅里叶变换(FFT)算法来实现窄带多谱勒滤波器组。
本文讨论的是由高速DSP芯片ADSP—TS101构成的数字式雷达信号处理器。ADSP—TS101数字信号处理器作为雷达信号处理器的核心，主要完成以下功能：一是采用快速傅里叶变换(FFT)算法来实现窄带多谱勒滤波器组；二是对被检测信号进行恒虚警处理。本系统在设计时比较好地发挥了高速DSP芯片ADSP-TS101的良好性能；合理地解决了高速数据率的问题；充分地利用了芯片内部资源；降低了系统设备的复杂性，又保证了系统性能。
1 系统组成及工作原理
该系统选用ADSP—TS101数字信号处理器作为雷达信号处理器系统的中央
处理器。处理器主频为250 MHz，该处理器内部采用了多条分开的总线，使用多级流水线方式工作，因此具有很高的数据吞吐率和很高的执行速度。由于FFT变换要用到大量的乘法运算，而该DSP芯片可以在单指令周期内完成一条乘法指令。加上该DSP芯片的指令系统中有专用的位翻转寻址指令，这项操作在FFT处理中是必须的，所以非常适合于做FFT处理。同时，采用浮点运算可以不必担心运算溢出的问题，具有较高的运算精度。由ADSP—TS101数字信号处理器为核心构成的雷达信号处理器的基本组成框图如图1所示。
对从前级送过来的每个周期的回波数据都存入下面的矩阵的第一行，再把下一个周期回波数据存入矩阵的第二行。N个周期之后，便形成了一个N行、M列的矩阵：
FFT处理则对每一列的数据做FFT变换来实现相参积累处理，得到每一个距离单元回波信号的多普勒信息。如果第m个距离单元有目标出现，则第m列的N个数据经FFT处理后将产生与目标速度v相应的数据输出。这样我们就检测到运动目标的信息。
在前后级之间传输数据时，利用链路口来进行数据传输。ADSP-TS101一共有4个8位的链路口。ADSP-TS101的链路口可以达到很高的数据传输速率，适于进行高速数据传输，而且电路结构比较简单。在内部数据存储方式上，采用乒乓存储结构。在某一帧中，若A存储区用于存储前级电路传输过来的数据，则B存储区中的数据供DSP进行处理，在下一帧则反过来。程序固化在FLASH存储器中，复位后自动加载到DSP的程序存储区中。而被处理的数据全部存放在DSP的数据存储区中。这种分开的存储结构加上DSP内部的多总线结构使得读取指令和访问数据可以同时进行，提高了运行效率。
本系统设计时利用DSP内部的DMA(直接内存访问)功能。DMA(直接内存访问)功能可以在不需要内核干预的情况下在2块存储器之间传输数据。DMA控制器有自己的源地址和目的地址产生器。利用DSP内部的2块内部数据存储区和多总线结构，在内核对一块内部RAM中的数据进行处理时，利用DMA在另一块内部RAM和外部存储器之间交换数据。
2 基本工作流程
本系统在主处理程序中进行FFT积累处理，在主存储器的输入数据缓冲区中存储完一个相参处理周期的数据后开始对其进行FFT处理。在主处理程序进行FFT处理的过程中，DSP响应定时中断，在主存储器的另一块输入数据缓冲区中存储下一个相参处理周期的数据。在主处理程序完成一个处理周期后返回时切换这两块缓冲区，处理其中一块缓冲区中的数据，而在另一块缓冲区中准备数据。在ADSP-TS101芯片的内部有两块大小为64 k个32位字的RAM块，由于CPU访问内部RAM的速度比访问外部RAM的速度快，而且在做FFT运算的过程中要多次访问同一组数据。为了提高处理效率，最好是把数据成批地读入到内部RAM中进行处理，处理完后再成批地送出去。
全部距离单元的数据处理完后，主处理程序读取控制字进行判断，看是否要做恒虚警率(CFAR)处理，如果不做则跳过这一段程序，如果做则进入恒虚警(CFAR)处理部分。恒虚警率(CFAR)处理方法采用左右距离单元平均选大恒虚警电路，采用软件实现。通过计算被检测单元两侧的平均杂波电平，选取其中的较大者作为检测门限，当被检测单元的信号超过检测门限时，将被检测单元的数据输出，当被检测单元的信号小于检测门限时，输出数据零。处理结果存放在输出缓冲区中。处理程序将输出缓冲区中的处理结果通过链路口输出到后级电路。输出结果后主程序返回。
|
