专家秘笈连载一：十招加速Vivado IP Integrator设计 连载

pengpengpang

Xilinx在Vivado 2013.2中，推出了全新的图形化设计工具IP Integrator，让嵌入式设计更加直观。新工具上手，也会有些不适应的地方。下面十招，可以让你更快适应IP Integrator，开始定制自己的嵌入式系统芯片。凭借IP Integrator，可以像Freescale、TI一样设计SOC，自豪吗？
第一招： 使用“Run Connection Automation”自动连接IP。


第二招： 隐藏暂时不关心的信号类型，简化设计图。点击左上角的推门图标，马上就有一个新窗口“Block Design Options”显示,再选中其中的“Layers”。这个窗口按类型显示了所有的信号。一类信号，就是一个layer。只有选中的layer，才会在设计图中显示。


第三招：指定信号颜色，让信号更显眼。比如可以给选中的信号设置红色等更明亮的颜色。同样是“Block Design Options”窗口,再选中其中的“Colors”，则会有颜色配置窗口显示，可以按对象类型指定颜色。常用的是给选中的信号“Selection”指定一个显眼的颜色。


第四招：选中“Auto Fit Selection”模式，让设计图适配你的屏幕大小。图太小了，可以点放大。图太大了，可以点变小。点击，设计图可以适配你的窗口大小。如果图太大了，选中一个信号，还不一定找得到它在哪儿。那就请帮忙，它能让你选中的信号在图的正中，而且高亮显示。


第五招：在“Design Hierarchy”中搜索信号，让信号自己跑出来。点击 ，能显示搜索框，输入信号名，就可以找到相关信号。如果“Auto Fit Selection”模式被选中，再点击信号名，信号就会在设计图窗口的正中央高亮显示。



第六招： 保持连接模式，轻松寻找目标信号，实现信号链接。有时图太大，拖信号会比较麻烦。图小了，可以显示全部，找信号麻烦。图大了，显示不全。这时可以选择源信号，在右键菜单中选择“”，然后再去从容不迫找到目标信号，比如去搜索框中搜索，最后点击目标信号，就可以实现连接。


第七招：则把前面几招串起来，在一个大的设计中可以快速连线。它包括使用“Auto Fit Selection”高亮显示选中的信号，使用查找信号找到源信号，使用“Start Connection Mode”保持连接状态，再使用查找信号找到目标信号，最后点击目标信号就实现信号连接。


第八招：创建层次化模块“Hierachy”隐藏信号和模块，简化设计图。比如下图中间的interconnect，有都使用相同的时钟和复位信号，但是有很多这种信号，看起来很复杂。创建“Hierachy”后，只有一个时钟和一个复位信号，简单多了。


第九招，使用tcl脚本。TCL脚本也可以实现信号连接等功能。


第十招：输出IP Intergrator设计做为IP，可以再次 重用。具体请参考UG994中的Packaging the Block Diagram。



更多专家文章请访问赛灵思中文技术论坛