首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[讨论][求助] altera EP1C20开发板NIOS编程似乎不能工作于大于50MHz的时钟

[讨论][求助] altera EP1C20开发板NIOS编程似乎不能工作于大于50MHz的时钟

交流一下: altera EP1C20开发板NIOS编程似乎不能工作于大于50MHz的时钟
我使用的 EP1C20开发板50MHz时钟信号是通过晶振产生的。我将时钟信号送入PLL,以1:1产生出来的时钟提供给NIOS核,下载NIOS C程序能正确执行。但将PLL改成1:2产生出来的100MHz的时钟提供给NIOS核(NIOS核的时钟设置我也相应的改成了100MHz。),下载NIOS C程序却不能正确执行。请教一下。
你看看你的编译报告,是不是提示你的时钟有问题啊。
在交流中前进,共同实现nios的应用。

同意楼上观点,nios理论clk在快速核可以工作在200M,我曾经跑uclinux100M都没有问题。

信息不足。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm

请问楼主有altera EP1C20开发板的原理图吗?或者学习资料,我是新手,不知道从何学起,请指教,谢谢了。QQ:664561701

返回列表