首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» ISE中使用system generate
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
ISE中使用system generate
发短消息
加为好友
pengpengpang
(pengpengpang)
当前离线
UID
1023229
帖子
6106
精华
0
积分
3055
阅读权限
90
来自
中国
在线时间
156 小时
注册时间
2013-12-20
最后登录
2016-7-3
论坛元老
UID
1023229
来自
中国
1
#
打印
字体大小:
t
T
pengpengpang
发表于 2014-8-20 10:05
|
只看该作者
ISE中使用system generate
generate
,
system
,
matlab
,
模型
本文讲解简单的ISE中使用system generate,system generate基本使用规则在此不详细说明可以见博客
http://xilinx.eetrend.com/blog/7108
需要工具
1:ISE14.7(带有system generate 14.7)
2:matlab R2012b
实现-模型
在simulink 中建立一个模型如下,其中的MCode就是.m文件的连接模块。
实现-.m文件
点击Edit-File,然后编辑.M文件
function [out1,out2,out3] = simplefunc(dain)
out1 = dain/4;
out2 = dain*8;
out3 = dain+100;
实现-generate HDL代码
生成HDL代码:
生成以后可以在netlist目录下找到我们刚才生成的源文件
实现-ISE工程
建立ISE工程不详细说明,默认都会基本的操作.就是将我们的.xise文件添加至工程中,类似于IP core的使用方法一样,使用方法可以参照template
实现-ISE testbench 编写
module tb_top;
// Inputs
reg clk;
reg ce;
reg [15:0] gateway_in1;
// Outputs
wire [18:0] gateway_out;
wire [15:0] gateway_out1;
// Instantiate the Unit Under Test (UUT)
top uut (
.clk(clk),
.ce(ce),
.gateway_in1(gateway_in1),
.gateway_out(gateway_out),
.gateway_out1(gateway_out1)
);
initial begin
// Initialize Inputs
clk = 0;
ce = 0;
gateway_in1 = 0;
// Wait 100 ns for global reset to finish
#100;
ce =1;
// Add stimulus here
end
always #5 clk = ~clk;
always #10 gateway_in1 =gateway_in1 + 1 ;
endmodule
实现-ISE 仿真
来源:xiabodan的专栏
收藏
分享
评分
记录学习中的点点滴滴,让每一天过的更加有意义!
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议