基于ARM+FPGA+多DSP的嵌入式实时图像处理系统（4） 数据线, 嵌入式, 存储器, 接口, 空间

yuyang911220

在本系统中，FPGA内部需要设计一逻辑时序完成图像数据的采集，数据的传输采用异步FIFO完成。采用此方案可以解决CCD输出数据频率与从DSP和ARM不匹配的问题。
4 DSP的EMIFA与FPGA实现的软FIFO接口
4.1 DSP的EMIFA接口[4-5]
    DSP(TMS320DM6416T)之间的通信都是通过外部存储器接口(EMIFA)访问片外存储器进行的。EMIFA由64 bit数据线D[63:0]、20 bit地址线A [22:03]、 8 bit字节使能线BE[7:0]、4 bit地址区域片选线/CE3~/CE0和各类存储器的读/写控制信号组成。TMS320DM6416T 的每个
/CEx空间都有256 MB寻址空间,并且可配置为与SRAM、SDRAM、ZBTSRAM、Flash、FIFO等各类存储器接口。EMIFA读/写各类存储器的时钟可由软件配置为EMIF的AECLKIN、CPU/4或CPU/6。本设计配置为EMIF的AECLKIN，且为133 MHz。
4.2 EMIF与软FIFO接口实现
    DSP之间通过EMIF口与FPGA实现的异步FIFO进行通信。EMIF异步接口的每个读/写周期分为三个阶段：建立时间(SETUP)、触发时间(STROBE)、保持时间(HOLD),且每个阶段时间可编程设置，以适应不同的读写速度。DSP读写异步FIFO的时序图分别如图7、图8所示[6]。DSP读写FIFO控制信号由FPGA产生，其逻辑关系如下：
    写FIFO信号：writ_clk= AECLKOUT
　　             writ_req=! (/CE+/AWE)
    读FIFO信号：read_clk = AECLKOUT
　　             read_req = ! (/CE+/ARE)

    另外,写FIFO的DSP要相应为满状态标志，读FIFO的DSP则相应为半满状态标志。
5 DSP之间数据通信[7]
    为了设计一款通用性比较强的图像处理平台，各处理器间的数据传输必需达到通用性，这样可以针对不同系统的应用，只须修改图像处理算法代码，而不须要修改各处理器之间的通信。具体设计分为如下两部分：
　(1) 数据通信协议说明（x=0,1,2,3）
　Se/Re (Send/Receive)[0]：ARM通过FPGA请求DSPx接收(该数据位为1)或发送。
　ARM[1:3]：该段数据为DSPx向FPGA发出请求数的DSP编号。
    DSPx[4:6]：ARM处理器向FPGA提出要求响应的DSP的编号。
    Da_Le(Data_Leng)[7:18]：ARM请求DSPx接收或发送的数据长度。
　Da_Un (Data_Unit)[19]：该标志位表示是否按照Data_leng*K(1K=1 024 bit)的数据长度传输数据，若为1，表示接收或发送数据长度为Data_leng*K(1K=1024 bit)；若为0,表示接收或发送数据长度为Data_leng。
　Da_Bl (Data_Block)[20:27]：该数据表示ARM请求DSPx接收或发送Data_Block个Data_leng K或Data_leng数据块。
　Da_Ch(Data _Result)[7:18]：ARM请求DSPx接收或发送的算法代码中间运行结果或最终结果，此数据段与Data_Leng共用。
    In_Pr (Interrupt _Priority) [27:30]：设置DSP的中断优先权。
    Ot_Use (DSP_State) [31:34]：DSP状态标志信息。
　
    Ot_Use (Other_Use) [36:47]：用户自定义数据段。
　(2) 数据通信主要流程
　首先，FPGA接收到ARM[1:3]处理器的请求信号，然后根据Data[0:34]计算出校验数据SUM与Parity_Check[35]比较，若不等，则FPGA向ARM处理器重新发请求信号；若相等、且DSPx为空闲状态时，则FPGA由Send/Receive向DSPx发送接收或发送数据请求,并将采集到的图像数据传输给DSPx，同时使能对应的FIFO数据通道；DSPx根据收到的数据信息，同样计算出校验数据，若与Parity_Check相等,则根据Send/Receive标志位，采用EDMA方式向EMIF口接收或发送Data_Block* Data_leng(或Data_Block* Data_leng K)数据。如果FPGA同时接收到2个或2个以上的DSPx数据传输请求信号，则FPGA根据Interrupt _Priority端口数据判其执行的先后顺序。