首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» FPGA内部RAM的生成步骤及注意事项
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
FPGA内部RAM的生成步骤及注意事项
发短消息
加为好友
pengpengpang
(pengpengpang)
当前离线
UID
1023229
帖子
6106
精华
0
积分
3055
阅读权限
90
来自
中国
在线时间
156 小时
注册时间
2013-12-20
最后登录
2016-7-3
论坛元老
UID
1023229
来自
中国
1
#
打印
字体大小:
t
T
pengpengpang
发表于 2014-9-26 20:17
|
只看该作者
FPGA内部RAM的生成步骤及注意事项
具体步骤
,
工程
,
技术
,
资料
原文:
http://bbs.ednchina.com/BLOG_ARTICLE_3006337.HTM
根据以下步骤设置参数,建立单口内存模式、简单双口内存模式、真正的双口模式等,具体参数的区别参照官方的技术手册中详细的资料。下面介绍具体步骤,以及各个参数的意义。 打开Quartus II ,建立工程,Tools,megaWizard Plug-In Manager,之后出现下图3.1所示的界面。有三个复选框。第一个是创建一个新的宏定义(本例中建立RAM),第二个是对已经建立好的宏定义进行修改、编辑。第三个复选框是赋值其他宏定义到此工程中,或者只在当前工程赋值。电机下一步进入如图步骤二所示的界面。
图3.1 步骤一 如图,方框一是选择你使用的器件所对应的家族。方框二是选择编程语言。方框三选择宏定义存放的路径和生成文件的文件名,方框四选择内存块的编译器,如FIFO、RAM 1-PORT、RAM 2-PORT等等。点击NEXT,进入步骤三。
图3.2 步骤二 步骤三主要注意对内存块总内存的设置,不同家族的不同器件内部可以配置的内存大小不同,要更据你的器件类型,查看官方的Datasheet,在进行设置。否则超过容量,将不能通过编译。点击Next进入步骤四。
图3.3 步骤三 步骤四注意是对时序中进行设计。方框一的选择奖觉得输出是否受时钟的控制。方框二创建一个时钟时能信号,对时钟进行控制。方框二创建一个对输出的时钟时能信号,控制输出的时钟信号。而方框四是针对方框二、三可以选择具体哪些引脚被控制。点击Next。
图3.4 步骤四 此界面对生成的RAM的所存储的数据进行设置,图中所选择的设置,是将RAM中的数据设置为空,如果选择Yes可以指定一家建好的mif活着hex文件的数据,将文件中的数据存储在RAM中。
图3.5 步骤五
收藏
分享
评分
记录学习中的点点滴滴,让每一天过的更加有意义!
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议