首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

Xilinx DPD 解决方案使用经验(三)

Xilinx DPD 解决方案使用经验(三)

Xilinx DPD 解决方案使用经验(三)
调试具备DPD功能的射频功放系统时,我之前没有按照一些必要的步骤,走了不少弯路。利用这段时间总结了一下,把它写出来,记录下来。
1.在运行DPD之前,先检查整个链路中是否有信号过大导致失真的情况。
通过设置TX_PATH链路上各个增益控制单元,查看送到功放前的信号是否出现失真的情况。
因为DPD仅是对功放进行建模,如果进入功放前的信号出现失真,在DPD进行ACLR改善时,
此时改善效果很很差,甚至次邻道会出现ACLR恶化现象。
2.确认估计函数ECF的记忆项个数和多项式个数。我通过实验,多项式个数越大,ACLR改善越佳;
但记忆项个数与ACLR的改善没有必然联系。这要根据实际情况进行试验,确定出于功放记忆性
匹配的记忆项个数。
3.确定功放的特性。DPD方案支持两种特性的功放:QSNL和NSNL。绝大多数的功放特性是QSNL,
NSNL特性的功放很少见。因此在运行DCL模式时,只需要设定一个DCL参数即可:DCL_PSETP.
其他参数使用默认值就差不多可以了。
记录学习中的点点滴滴,让每一天过的更加有意义!
返回列表