首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

nios 和cpld 冲突

nios 和cpld 冲突

斑竹帮忙啊!我也遇到了从flash boot 的问题:我使用一片cpld来配置两片FPGA,将配置程序和nios程序烧入flash(CFI),设置IDE reset 在flash.加电启动后,发现FPGA可以配置成功(FPGA跑马灯)。但是NIOs跑不起来,此时我将cpld中的程序擦除,nios就可以正常跑起来了,我怀疑是cpld 在配置完成FPGA后没有释放flash的地址或数据线,造成竞争,修改cpld 的配置程序让其判断FPGA的config_done状态。一旦拉高就将cpld与flash相连的管脚置为高阻,之后发现不能配置FPGA了,只能恢复原状态。请教各位都有什么办法解决此问题!谢谢

直接用cpld判断config_done引脚不可以,确实会出现不能配置,因为刚上电初始态就是为高,所以你在上点开始运行cpld就配置fpga,配置完后再释放flash总线。
在交流中前进,共同实现nios的应用。

事实上判断FPGA是否配置完毕的方法不只是看config_done,你可以自己定义cpld和FPGA之间的信号线来传达配置完毕的信息。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
返回列表