基于DSP和CPLD的智能相机系统设计与研制（4） 储存器, FLASH, 相机, 智能, 程序

yuyang911220

　　图4　中央处理单元结构简图
　　在系统设计时，对DSP程序进行了优化设计，其程序储存器采用Atmel 公司生产的FLASH AT29LV020 ，其大小为256K×8Bit，在运行时采用8Bit并行加载模式进行加载。同时考虑到要对处理结果进行实时显示，并考虑到显示过程，系统设计时采用了1M×8Bit的显示缓存。并将该缓存作为了系统的数据缓存器，在设计时将该部分缓存加在了显示控制部分，中央处理单元部分的结构如图4所示。
　　（四）、显示控制单元：
　　图像显示部分采用液晶显示屏来完成。液晶显示具有稳定可靠、功耗小、结构紧凑、显示内容丰富的特点，在嵌入式系统的开发设计中常用来作为人机界面并获得了广泛的应用。
　　在本系统中，要显示的是灰度位图，根据实际情况，图像的灰度级控制为256级，即8Bit。由于目前市场上没有能显示256灰度级的液晶屏，在系统设计时，采用了台湾元太公司生产的6.4’真彩色液晶屏PD064VT5，分辨率为640×480，刷新率为60Hz，其显示可达256K 色。在设计时，根据RGB到YUV的转换，将液晶屏的G通道和B通道并行接到了R通道上，实现了显示64级灰度图。驱动控制器由作者自行开发，其结构如图5所示。

　　图5　显示驱动控制单元
　　设计显示驱动控制电路时，控制和逻辑发生器、地址发生器单元仍采用1048C来实现，帧缓存器I和II的容量均为512K×8Bit。在显示时帧缓存器I和II是作为显示缓存来使用，在进行算法处理时，帧缓存器I和II则是作为数据缓存来使用。其逻辑控制均采用1048C来完成。