首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

易于工程实现的脉冲信号实时测频算法(下)

易于工程实现的脉冲信号实时测频算法(下)

由以上结果易知,噪声背景下的插值法测频误差与频率位置的选取有关,准确的说,是与实际频率位置偏离FFT 谱线的距离,即与频率修正值δ 大小有关。一般情况下,FFT 幅度最大值k1和相邻次大值k2都位于矩形窗函数的主瓣内,当实际频率位置位于k1 、k2中间附近时,信号向两边泄漏的能量都较多,在一定信噪比下,使得k1 、k2电平均大于噪声电平,确保了k2位置不会找错,这对应了图2 的情况。而当δ 值接近0 时,较多信号能量集中在k1处,k2处幅度较小,而最大谱线相邻另一侧的幅值k3由于受噪声影响,与k2幅度接近,因此会造成最大谱线相邻的次大谱线位置找错,导致式( 7) 中加或减符号错误,使得测频结果出现较大误差,对应了图3的情况。可见,在噪声背景下,插值FFT 测频法有局限性,即只有在δ 值大于某一阈值时,才能达到较理想的测频精度。
3. 3 加窗性能分析
为抑制频谱泄漏,进行FFT 之前常对采样数据进行加窗处理。抑制泄漏的同时,加窗会使得频谱主瓣加宽。对于插值FFT 法求频率,无论频谱最大值偏离实际FFT 谱线距离远近,最大值及其相邻两侧谱线都被包含在主瓣之内,在一定信噪比条件下,次大值不会趋近于噪声电平,使得抗噪声性能增强。
加窗后频率校正值仍随k1 、k2幅度大小变化,但变化规律不再依据sinc 函数,文献[7]给出了几种窗函数对应的频率校正计算公式,当选用汉宁( Hanning) 窗时,计算式较易于实现。对采样数据加Hanning 窗,利用k1和k2的比值α 带入窗函数,经推导可得:

利用α 估计频率修正值δ 的解析式如下:

校正频率的方法如式( 10) 所示。
设定仿真参数,信号采样率、脉冲宽度不变,仍按照10 dB信噪比加入高斯白噪声。连续测频1 000次,频率f1仿真结果如图4 所示,频率f2仿真结果如图5 所示。
由仿真结果 可知,最大测频误差不超过500 kHz。加窗处理后,在常规信噪比条件下,次大值方向错误的概率大大降低,由此造成的频率估计误差已可以忽略。
4 实现过程
加汉宁窗插值FFT 测频的实现框图如图6 所示。整个算法可在一片FPGA 中实现,采样数据进入FPGA 后,与汉宁窗数值相乘,汉宁窗值可预先存储在FPGA 内ROM 中,以查表方式读出。加窗后的数据进入FFT 模块进行流水处理,得到信号的频谱结果,对频谱结果进行峰值搜索,并与检测门限比较,判断是否存在信号,当频谱峰值大于检测门限时,找出峰值位置相邻幅度较大的谱线位置,按照式( 8) 经过插值换算,得到频率估计值。
式( 10) 中存在除法计算,实现时可将除法转化为先对除数求倒数,再与被除数相乘的过程,利用FPGA 中丰富的RAM 资源,求倒计算利用查表完成。除此之外,运算只由常规加、乘组成,便于FPGA 实现。
5 测试结果
某宽带侦察接收机,指标要求适应脉冲宽度0. 2 ~ 1 000 μs,测频误差不大于500 kHz。实现时信号检测与频率测量由FPGA 硬件完成,算法采用定点实现,频率的分辨率设为15. 625 kHz。测频结果送出至软件显示,误差单位为kHz,取整。根据要求设置信号幅度在接收机实测灵敏度以上3 dB,频率选择在1 001 ~ 1 003 MHz和200 kHz步进,脉冲宽度分别设为1 μs、0. 5 μs和0. 2 μs。测试结果如表1 所示。
表1 雷达信号测频精度测试结果
可见在不同频率、不同脉 宽时测频最大误差均小于500 kHz,满足指标要求。
6 结束语
论述了一种易于工程实现的脉冲信号实时测频算法,与传统方法相比可以达到更高的测频精度。经过试验证明,可以满足目前常规雷达侦察接收机的指标要求,可应用于目标为脉冲信号的电子对抗系统,具有较高的应用价值。
返回列表