首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]AES分组算法的FPGA

[求助]AES分组算法的FPGA

通过采用VHDL硬件描述语言,设计中采用循环递归结构,用FPGA同时实现AES算法的加密、解密和密钥变换。并通过仿真且在FPGA中实际下载验证设计的正确性。请大家帮个忙,谢谢了!
返回列表