基于FPGA的电机测速系统设计（3） 流程图, start, 电机

yuyang911220

计数模块流程图如图6所示。

    start为复位信号，当为0时系统复位。
    b4、b3、b2、b1为计数信号，依次代表千位到个位，每一位最大计数。