首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

FPGA实战演练逻辑篇60:VGA驱动接口时序设计之7优化

FPGA实战演练逻辑篇60:VGA驱动接口时序设计之7优化

VGA驱动接口时序设计之7优化

本文节选自特权同学的图书《FPGA设计实战演练(逻辑篇)》

配套例程下载链接:http://pan.baidu.com/s/1pJ5bCtt


最后,再次编译系统,查看时序报告。如图8.41和图8.42所示,我们看到数据总线的Setup和Hold时间的余量都很充足,这样看来,我们的设计达到了时序收敛的目的。(特权同学,版权所有)


图8.41 setup时间时序分析报告


图8.42 hold时间时序分析报告

为了帮助大家进一步的理解时序的概念,这里可以找一条路径,将他们的建立时间和保持时间波形图同时拉出来,如图8.43所示,大家便可一目了然。建立时间和保持时间会分别使用他们最坏的情况进行分析,然后得出相应的时序余量。左图的竖线条是时钟的latch沿,我们看在它前面9.713ns数据都是保持稳定的,完全满足ADV7123芯片datasheet上的0.2ns建立时间要求;右图的竖线条是保持时间的latch沿,它和launch沿是对齐的,我们看到它以后大约3.9ns数据才会发生变化,也完全满足ADV7123芯片datasheet上的1.5ns保持时间要求。(特权同学,版权所有)


图8.43 某路径的setup时间和hold时间波形示意图




返回列表