首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

fpga 输入缓冲(5)

fpga 输入缓冲(5)

IBUFGDS

Dedicated(专用的)Differential Signaling Input Buffer with Selectable I/OInterface

//专用差分输入时钟缓冲器

IBUFGDS是一个连接时钟信号BUFG或DCM的专用的差分信号输入缓冲器。在IBUFGDS中,一个电平接口用两个独立的电平接口(I和IB)表示。一个可以认为是主信号,另一个可以认为是从信号。主信号和从信号是同一个逻辑信号,但是相位相反。

Inputs

Outputs

I

IB

O

0

0

- *

0

1

0

1

0

1

1

1

- *

* The dash (-) meansNo Change.

VerilogInstantiation Template

IBUFGDSinstance_name (.O (user_O),

                       .I (user_I),

                       .IB (user_IB));

OBUFDS

DifferentialSignaling Output Buffer with Selectable I/OInterface

//差分输出时钟缓冲器

OBUFDS是一个输出缓冲器,支持低压差分信号。OBUFDS隔离出了内电路并向芯片上的信号提供驱动电流。它的输出用O和OB两个独立接口表示。一个可以认为是主信号,另一个可以认为是从信号。主信号和从信号是同一个逻辑信号,但是,相位相反。

Inputs

Outputs

I

O

OB

0

0

1

1

1

0

VerilogInstantiation Template

OBUFDSinstance_name (.O (user_O),

                      .OB (user_OB),

                      .I (user_I));

继承事业,薪火相传
返回列表