首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

Verilog有限状态机三段式描述方法(2)

Verilog有限状态机三段式描述方法(2)

PART3
实践
借用了编写的uart模块,分别用一段式状态机、三段式状态机(输出端放在一起写)、三段式状态机(不同输出分开写),然后综合查看RTL结构,如《改进的一段式状态机RLT及verilog逻辑.pdf》、《输出未改进的三段式状态机RLT及verilog逻辑.pdf》、《输出改进的三段式状态机RLT及verilog逻辑.pdf》、《改进的两段式状态机RLT及verilog逻辑.pdf》四个文件所示,可以得出结论:改进的两段式状态机利于优化,综合出好的结果,且输出分开写较好。
四中状态机描述风格对应综合出的RTL结构如下所示,改进的两段式状态机结构最简单。
1.改进的一段式状态机

2.输出未改进的三段式状态机


3.输出改进的三段式状态机


4.改进的两段式状态机,综合效果最好!
继承事业,薪火相传
返回列表