首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
MCU 单片机技术
» 基于S3C2440嵌入式系统主板的电磁兼容性设计(2)
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
基于S3C2440嵌入式系统主板的电磁兼容性设计(2)
发短消息
加为好友
我是MT
当前离线
UID
1023166
帖子
6651
精华
0
积分
3328
阅读权限
90
来自
燕山大学
在线时间
230 小时
注册时间
2013-12-19
最后登录
2016-1-5
论坛元老
UID
1023166
性别
男
来自
燕山大学
1
#
打印
字体大小:
t
T
我是MT
发表于 2015-10-2 18:59
|
只看该作者
基于S3C2440嵌入式系统主板的电磁兼容性设计(2)
兼容性
,
嵌入式
2.3.2 差模EMI产生机理
差模干扰是幅度相等、相位相反的噪声。差模干扰的特点是大小相等、方向相反,存在于电源相线与中线及相线与相线之间。差模干扰也称为常模干扰、横模干扰或对称干扰,是施加于载流体之间的干扰。
差模辐射计算公式:
式中:ID表示电流强度;f表示共模电流的频率;LS表示环路面积;d表示测量天线到电缆的距离。
2.4 共模差模EMI抑制措施
2.4.1 通常采用的抑制措施
通常减小共模辐射的方法有:
(1)减小地电位;
(2)使用去耦电容;
(3)使用铁氧体磁环;
(4)使用共模电源滤波器。
通常减小差模辐射的方法有:
(1)减小环路面积;
(2)频率越高,辐射越强,所以应尽量减小有用信号的高次谐波成分;
(3)采取屏蔽方法。
2.4.2 本文采用的源端端接抑制措施
所谓源端端接就是在传输线驱动端串联端接一个等于特征阻抗的阻抗。
由共模辐射计算公式可以看到,要减小共模辐射,减小Ic和f是不可能的,d又是恒定值,只有减小L。由差模辐射计算公式,可以看出要想减小差模辐射,就是要减小LS即电流环路面积,多层板中信号走线的电流环路面积就等于介质的厚度乘以走线长度,在介质厚度恒定的前提下,减小差模辐射同样归结到减小信号走线L上。
然而缩短信号走线长度通常是不实用的,不过给传输线源端串联端接一个等于特征阻抗的阻抗,就可以消除共、差模辐射的干扰。
源端串联端接措施要求加一个电阻与输出缓冲器串联,缓冲器阻抗和端接电阻值的总和等于传输线的特性阻抗。此时,因为反射系数为O,任何由于在负载端存在的阻抗不连续所产生的反射干扰将在其达到源端时被消除,这样可以减小噪声、电磁干扰(EMI)及射频干扰(RFI)。
2.5 基于EMIStream仿真的高速主板EMI设计
2.5.1 主板仿真环境介绍
EMIStream是日本NEC公司基于多年EMI设计经验开发的应用软件,在日本已经推广使用了多年,它有效地减少了电子产品的EMI/EMC问题,大大缩短了产品开发周期。在仿真分析过程中,还将用到Mentor Graphics公司的Hyperlynx仿真软件,对信号网络进行阻抗端接处理。
2.5.2 主板叠层采用10层板初步减小EMI
主板叠层结构为T-G-S-P-S-G-P-S-G-B,“T”为顶层,“G”为地平面层,“P”为电源平面层,“S”为信号层,“B”为底层。高速信号走线时层的变化,及那些不同的层用于一个独立的走线,确保返回电流从一个参考平面流到需要的新参考平面。这样是为了减小信号环路面积,减小环路的差模电流辐射和共模电流辐射。环路辐射与电流强度、环路面积成正比。实际上,最好的设计并不要求返回电流改变参考平面,而是简单地从参考平面的一侧改变到另一侧。
2.5.3 传输线驱动端串联端接阻抗进一步减小EMI
利用EMIStream对主板进行EMI仿真分析,通过Estimation of radiated electromagnetic field功能评估整板EMI辐射,仿真结果如图2所示。NetLDATA6是CPU与SDRAM,NADNFLASH的数据通信网络,数据传输频率高达 133 MHz,图2所示仿真结果中的DM指差模干扰,CM指共模干扰,NetLDATA6网络的差模辐射ED=55.4 dB>40 dB,共模辐射Ec=54.7 dB>40 dB,均超过GB9254规定的B级产品辐射限值,GB9254电磁兼容标准即《信息技术设备的无线电干扰极限值和测量方法》。
这里,首先运用Mentor Graphics公司的Hyperlynx仿真软件对NetLDATA 6网络进行terminator wizard提示需端接22 Ω阻抗,端接处理后,重新导入EMIStream进行EMI仿真,仿真结果如图3所示。NetLDATA 6_T网络就是源端端接阻抗后的NetLDATA 6网络。可以看到,共模辐射和差模辐射都抑制到了GB9254规定的B级产品辐射限值以内。至于图中还存在的Maximum radiation辐射,只要再减小端接阻抗与驱动端距离,即可消除,最终的仿真结果如图4所示。
该
嵌入式
高速主板硬件上还采用了滤波、屏蔽技术,软件上采用了看门狗、软件拦截等抗干扰技术,最终整机通过EMC认证机构认证,信息技术设备在10 m测量距离处的辐射骚扰平均值为33.2 dB,符合GB9254标准。
3 结语
随着电子系统和设备数量的逐渐增多和性能的不断提高,电子干扰将越来越严重,如何减小设备之间的相互电磁干扰(EMI)使成了迫切要解决的问题。本文以
嵌入式
高速主板为平台,结合EMIStrearn,Hype-rl-ynx仿真软件,对整个主板进行板极EMI仿真,通过分析电磁干扰的产生机理找到抑制措施,结合仿真有效地抑制了差模共模辐射于GB9254规定的B级产品辐射限值以内。同时由于电子技术,应用广泛,而且各种干扰设备的辐射很复杂,要完全消除电磁干扰是不可能的。但是,可以采取硬件上滤波、接地、屏蔽等措施并结合软件抗干扰技术来减小电磁干扰,使电磁干扰控制到一定范围内,从而保证系统或设备的兼容性。
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议