|
- UID
- 1029342
- 性别
- 男
|
DSP微控制器（DSP microcontroller是同时需要DSP技术的高效能与微控制器的低价位之应用系统之最佳选择。以往DSP以及微控制器的市场是互相分开且具有明显区隔的：DSP代表高效能与高价位；而微控制器却被视为高产量且低价位的产品。目前越来越多的客户要求微控制器价位的DSP晶片，使得这两个市场的区隔逐渐模煳。
如何以微控制器的低成本来实现高效能的DSP技术呢？有两种方式，一是缩小晶片颗粒的大小；二是减少晶片封装的接脚数目。透过缩小晶粒来减低成本的方式，某种程度上已经透过次微米技术的使用而达成，尽管次微米技术并不是最尖端的技术，但效能上仍维持良好的水准。另外，若晶片的架构达到最佳化的程度，即使晶粒缩小了，也能够保有一般标准但较昂贵晶片之重要功能。DSP微控制器之所以能够降低晶片的封装成本，大部份是因为此晶片弹性的I/O（输入／输出）架构。另外透过系统成本与能源消耗的降低来减少成本的方式。
DSP微控制器成功地克服了传统微控制器应用系统因需使用DSP演算法所呈现的障碍，底下将会一一呈现这些障碍，并讨论DSP微控制器为了克服这些障碍，在架构上所持有的特殊设计。
SP与微控制器市场比较
文目前的市场中，以微控制器为主的应用系统，正面临着对DSP演算法控制器逐渐增加的需求，因为DSP演算法所带来效能的提升与新功能的增加，使得DSP演算法的应用系统正在大量的增加，尤其是在磁条读取机、来电显示、马达控制器、保全与玩具等应用市场当中最为显着。表一列举了DSP技术较传统的微控制器设计的优越之处。
 表一
除此之外，许多应用系统使用的装置中，包含了同时拥有DSP与微控制器核心技术的晶粒，如数位电话答录机、无线电话机与光碟机等装置即属此类。
市场对成本降低的需求
第一颗DSP处理器是为了高规格的军事应用所开发的，而今日大多数的DSP应用系统也跟随着这种高规格的走向，将重点放在需要高科技、高效能的应用市场。每颗DSP处理器的平均成本约在美金10元到50元之间，比起微控制器介于美金1至10元的单位平均成本来说，价位可以说是偏高。不过价格当然也会随着需求量的大小而变化，而微控制器目标市场的特性就是需求量大，这种高需求量自然而然地就会造成制造成本的降低与成本效益的提升，进而降低微控制器的价格。
今日的消费性市场已对DSP处理器产生了大量的需求，而大多数的高价DSP处理器对量高的消费性市场来说是无法接受的，尤其是对于需要DSP演算法来增新产品功能的传统微控制器应用来说，将晶片价格维持在微控制器的价格范围中，是一个很重要的诉求。DSP微控制器的架构，是为了迎合两个相互冲突的需求–高效能与低成本–而设计，在提供DSP架构优点的同时，却不牺牲原本微控制器的好处，所以DSP微控制器的优势之一，就是其晶片的价格维持在传统微控制器的价格范围内。但是如何以微控制器的低价位来达到DSP技术的高效能呢？接下来将会讨论如何将DSP微控制器的架构最佳化，来获得DSP技术所能提供的高效能，并同时降低传统应用DSP技术时所需的高成本。
缩小晶片颗粒
晶粒的缩小需要透过以下两个方式来达成：一、使用更深层的次微米技术来缩小晶粒，二、使用更有效率的晶片架构设计。然而，使用更深层的次微米技术来缩小晶粒并不一定会降低晶粒成本，因此我们需要选择一种不像最尖端的深层次微米技术一样昂贵，但却能满足高效能需求的技术。DSP微控制器一般使用0.8微米的制程技术，同时提供高效能与低成本两个优势。一旦选定了这个低成本的技术，下一个考验就是如何将晶片的架构提升到最佳的状态，使该晶片不但拥有低价格，也保有传统DSP晶片的主要功能。以下是几个为了将DSP微控制器架构最佳化，在晶片架构上所做的决定：
乘法器／累加器运算
在DSP的核心功能之中，此功能所佔的晶粒面积比例最大，因此有效率地设计是非常重要的。DSP微控制器使用16位元的固点DSP运算法，两个16位元的二进位制补数（two’s compliment）之乘积是一个31位元的二进位制补数（其中一位元为符号位元，剩下的30位元代表运算结果的二进位数值），而DSP微控制器架构将运算结果的最右边七个最低有效位元（LSBs）截掉，仅以24位元的二进位补数来表示运算的部份结果，这种部份表示法的目的是为了避免溢位的发生。
截掉这七个最低有效位元不会对运算结果造成极大的影响，且大多数的应用都可以接受此24位元的部份结果所给予的精确度，而且在应用需要使用31位元的运算结果的时候，可以使用双精度运算法来运算。此设计不但满足应用的需求，在缩小晶粒方面的优势为此乘法／累加器使用较小的乘法器，在乘法器与累加器之间的资料匯流排从32位元减少到24位元，且累加器的大小也从32位元降到24位元。 |
|
