首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

DSP图像采集系统(3)

DSP图像采集系统(3)

多通道缓冲串口(McBSP)的优点是可以设置时钟信号、帧同步信号和数据单元大小,可以实现与多种方式的接口时序无缝连接。把B芯片的串行时序看成普通的3线式通信,FSR是字节同步帧信号,DSP C6000的McBSP设置如下:
    ·(R/X)PHASE=0,单相帧。
    ·(R/X)FRLENl=O,每帧一个数据单元。
    ·(R/X)WDLENl=000b,数据单元字长8位。
    ·(R/X)FRLEN2和(R/X)WDLEN2字段无效,可以为任意值。
    ·CLK(R/X)P=0,时钟下降沿接收数据,上升沿处发送数据。
    ·FS(R/X)P=0,帧同步信号高有效。
    ·  (R/X)DATDLY=01b,1位数据延迟。
    ·以帧信号的最高频率运行。
    此种方式下,McBSP的收发数据时序如图8-6所示。从图8-6可以看出,采用此方式可以和B芯片的3线式串行通信匹配。由于DSP的McBSP是采用从方式,考虑到时序比较快,建议采用DMA方式读取DRR中的数据。
(2)并行方式。
    此外,B芯片提供了并行数据传输方式。并行方式的缺点是占用8根数据线,不利于系统硬件的稳定性:优点是数据传输速度快,便于软体实现。并行数据传输方式时序如图8-7所示。DSC字节同步时钟信号,DR数据总线(8位)。从图中可以看出,在DSC上升沿时B芯片数据总线准备好数据,在DSC下降沿时CPU可以读取数据。并行数据传输的时序非常简单,软件易于实现。
  综合考虑了图像采集系统的实时性要求和B芯片的时序特点,系统设计时采用了并行读取方式。
3.2系统硬件接口设计
    图像采集处理系统硬件设计主要包括电源和复位电路、总线接口电路设计、扩展I/O口和通信接口等部分。下面详细介绍这几个部分硬件电路的设计,同时分析B芯片电气特性和设计B芯片接LJ电路。
    1.电源电路和复位电路
    图像采集系统的电源系统设计比较复杂,电源供应方式通常有两种方式:220V电源供电和电池供电。在这里主要是介绍以电池作为电源供应方式的电源管理方案,目前稳压电源方式主要有线性稳压电源、DC-DC开关电源和电容式充电泵开关电源.
     图像采集处理系统尤其是手持便携设备对低功耗有很严格的要求,因此在系统中采用高效稳定的电源管理方案非常重要。该图像处理系统中,CPU芯片是双电源芯片,内核电源是1.8V,I/O电源是1.8V。另外,B芯片需要3.3V和12V电源。系统中3.3V电源的电流大约为300mA,CPU的内核电流约800mA。12V电源的电流约是20 mA。总共能耗约是1.5W。
3.3V和1.8V电源的DC-DC转换芯片是采用TI公司的TPS54310芯片。TPS54310芯片具有以下几个优点:
·同步降压型PWM稳压芯片。
·低输出电压、高输出电流。
·开关频率可调,固定350kHz、500kHz,可调范围为280~700kHz。
·提供0.9V~3.3V的输出电压、3A输出电流,精度为1%。
·3A电流输出时,MOSFET 开关管导通电阻为60mΩ。
·内置峰值电流保护和热保护。
·快速的相应速度,转换效率达到95%。
·外部配置元器件少,易地设计。
2.总线接口设计
    在嵌入式系统设计中,CPU大多数都具有与SRAM/FLASH和SDRAM无缝连接的功能。相对来说,总线接口设计比较简单。 TMS320C6201也是一款提供多种协议接口无缝连接的CPU。TMS320C6201芯片集成了外部总线接口(EMIF)外设,EMIF控制对外部存储设备(如ROM/FLASH、SDRAM、SBSRAM)和外部I/O设备访问。EMIF有4个BANKS,每一个BANK都可以设置对ROM、 SDRAM和SBSRAM等类型外设存储设备的访问。根据TMS320C6201 BOOTLOAD的特点,通常CEl空间设置为对RAM、ROM、FLASH等外设,CE2、CE3空间设置为对SDRAM外设。
    TMS320C6201内部运行时钟是200MHz,对外部空间访问的同步时钟是100MHz。由于大多数的外设都是属于低速设备,比如 FLASH、SRAM等,因此设计硬件时需要考虑高速CPU和低速外设之间的时序配合问题。在TMS320C6201的EMIF相关寄存器里可以设置 CPU内部对外部访问的延时时间,另外,通常低速外发有RY/BY引脚,该引脚可以与CPU的ARDY引脚直接相连.
本系统中外扩展了256K×16位的FLASH29LY400,用地存储程序代码和采集到的图像数据。另外还扩展了2M×32位的SDRAM,主要是用于程序实际运行时占用的程序和数据空间。系统的上电运行过程是通过ROM BOOTLOADER方式把程序代码load到SDRAM空间去,主程序和图像采集处理程序都在SDRAM空间运行。
3.扩展I/O设计
    针对于本系统中FLASH和外部扩展的B芯片都是映射到CEl空间,而且系统需要具有对外部I/O信号的处理,如按键、拨码旋钮、蜂鸣器和指示灯的信号等,所以在系统中增加了一片CPLD EPM7256。TMS320C6201芯片没有可以直接使用的GPIO口,因此只能通过CPLD来扩展.
继承事业,薪火相传
返回列表