基于VIRTEX系FPGA的可编程嵌入式信号处理背板的开发设计（2）
|
- UID
- 1023166
- 性别
- 男
- 来自
- 燕山大学
|
基于VIRTEX系FPGA的可编程嵌入式信号处理背板的开发设计（2）
背板有丰富的配置及调试接口。Virtex系列FPGA在板上可实现三种配置方式：从串方式(通过Xlinx专用X_Checker接口)、JTAG方式(通过XPCI接口提供给用户)、Select_RAM方式(通过DSP和XC9536CPLD实现);DSP调试通过专用14芯JTAG接口完成;CPLD逻辑可通过标准JTAG电缆实时修改配置。DSP其他5个通信口通过5个IDC14插座输出，可根据系统实际需要选用。
3 基于Virtex系列FPGA的可编程嵌入式信号处理背板的调试
在信号处理背板制作完成之后，我们对背板进行了调试，并开发了一些背板专用配置程序。
在调试过程中我们使用了WhiteMount公司的CodeComposerDSP开发调试软件和Xilinx公司的Foundation2.1IFPGA&CPLD开发调试软件。为全面验证我们预期的设计效果，调试按以下过程进行：
(1)利用Foundation2.1I通过X_Checker接口向FPGA下载测试配置，FPGA响应结果正确。
(2)利用CodeComposer通过JTAG电缆对DSP内部RAM和外部SRAM进行测试，测试表明硬件设计正确。
(3)利用Foundation2.1I通过标准JTAG电缆对XC9536下载测试配置，CPLD响应结果正确。
(4)利用Foundation2.1I通过标准JTAG电缆对XC9536下载自行设计的FPGA专用配置，利用CodeComposer通过JTAG电缆对DSP加载专用配置程序，使得DSP完成对Flash烧录FPGA配置数据和DSP的Bootloader数据。
(5)脱离开发系统，背板上电通过Flash内的配置数据自行FPGA配置和DSP的Bootloader运行结果正确。
4 应用设计实例
为进一步验证背板的通用性，我们根据实际课题需求，在背板上开发了两个应用设计实例。一个是320MHz32bit高速计数器。我们在以前开发的200MHz高速计数器的基础上，基于多路均匀相差时钟信号在TOA时刻进行逻辑译码获得高速计数效果的原理，通过外部40MHz输入时钟，利用VirtexFPGA内部DDL电路产生4路相差90°的80MHz信号，形成320MHz32bit高速计数器，使得时间测量精度达到3ns左右。该设计可用于高精度TOA、PW、RF等参数的测量。
另一个是基于内容可寻址存储器(CAM)的关联比较器。我们在充分分析Xlinx提供的CAM_Core设计的基础上，自行设计了一种基于CAM的可编程关联比较器。该比较器采用中值比较法，可通过控制线控制比较范围，并设计了一种专门对付捷变参数的多值比较逻辑。我们利用XCV200PQ240实现了上述设计，通过测试母板上的UART从控制台微机上接收模拟辐射源数据。测试结果表明，在辐射源参数空间重叠不太严重的情况下，该设计可同时处理80个以上的装定辐射源参数(128bitPDW可包含捷变参数)，且能达到较好的分选效果，可见它在侦察信号处理领域的应用前景是非常广阔的。 |
|
|
|
|
|
