4.2 突检测单元me_p，me_n的实现
图8为冲突检测单元me_p的原理图［2］。该电路可以实现两路输入信号上升沿的相位检测，如果输入信号r1上升沿较r2的上升沿提前，则g1输出为‘1’，g2为‘0’；否则g1输出为‘0’，g2为‘1’。在FPGA实现时，采用基于四输入查找表（LUT4）的设计，对于布局布线要尽可能保持对称性，需要加入布局约束、甚至布线约束。图9为经Synplify综合后的原理图。
冲突检测单元me_n可以实现输入信号r1下降沿与输入信号r2上升沿的相位检测，原理同me_p。对于me_n的实现，只要在配置FPGA查找表（LUT）时，将图9中I0单元（LUT4_7FFF）改为“LUT4_DFFF”即可。
4.3 状态机的实现
图10为自适应同步器状态机，输入为conflict，输出为sel。状态机共8个状态，状态为S0、S1、S2、S3时，输出为‘0’，选择图（5）所示‘sam_clk’；否则输出为‘1’，选择‘sam_clk’的反向时钟‘～sam_clk’；中间态S0、S1、S2以及S4、S5、S6可以有效防止状态机振荡。图10中′x′表示任意状态。
上述自适应同步器已经过图1所示的雷达采样系统的验证。采样频率在20MHz到140MHz范围内变化时，未出现采样失效。 |
