首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

Xilinx FPGA助力高性能SDN(2)

Xilinx FPGA助力高性能SDN(2)

FPGA技术现在的性能、灵活性和可扩展性如此之高,足以满足网络架构师所需的SDN属性列表要求。首先IP库、存储器和I/O等一些关键方面凸显了FPGA技术会给SDN带来明显优势。

就IP而言,已经使用FPGA中的标准单元实现了基本网络功能。其中有大型模块,包括数十个10/100G以太网MAC、PCIe接口、Interlaken接口、嵌入式ARM内核和DDR3接口。这些IP核为 SDN 交换机设计师提供了大量预先设计和预先优化的模块。


在网络设备中,规模很关键。有助于形成规模的一个特定方面就是存储器,对于包交换,需要大量小型存储结构。这些存储结构提供的带宽和容量,可支持TB级或更多流量输入输出处理单元。FPGA存储器进行了优化且占用芯片面积最小,因此有助于实现TB级路由规模。

就I/O而言,网络需要大量串行解串器接口,每个接口均包含大量模拟组件、功率放大器和数字逻辑。I/O专用芯片面积可能过多。FPGA技术具有卓越的I/O模块,就其芯片面积占用而言,能够与网络ASIC媲美。


在对芯片面积增加了上述促进因素以后,显然可以看到,基础FPGA技术以最佳方式至少将ASIC的复杂度降低一半,另外50%或更低的芯片面积可考虑用于CLB或标准单元。鉴于销量相对较低的网络ASIC业务的价值定价(10万套被视为大数量),任何差价都会水落石出。


这对于SDN则意味着我们突然拥有了一个现场可编程的高度可编程平台,以支持先前需要百万美元NRE和巨大ASIC开发的多种系统。这类似于在所有书籍需要用羽毛笔和墨水瓶书写一次的时代发明了印刷术。


CORSA的性能SDN
在Corsa,我们认识到,网络市场中有两种颠覆性的趋势。第一种是对可编程网络元件的渴望;第二种 FPGA作为固定功能芯片替代品的出现。因此我们开始了设计理想的SDN交换机的任务。图3中显示了此类设备的系统架构。


高性能SDN交换机有两个组件。其具有性能很高的包分类引擎,这是交换机结构的先驱。分类器在OpenFlow规范中定义为一系列匹配操作表,这些操作表检查包报头并根据包中各种协议的源和目标字段来制定转发决策。一旦制定了转发决策,包进入第二个组件:能够缓冲和交换 TB 级数据的高速交换机结构。


这些数据速率所必需的带宽和容量对于性能SDN交换机的物理架构有着显著影响。这些交换机需要100ms或更多的包缓冲,以在大量聚合点中(比如在WAN或园区边缘)存在流量堵塞的情况下保持高吞吐量。对于640 Gb的前面板带宽,可用以下计算得出:

640 Gbps * 0.1 s = 64 Gb 包缓冲存储器
对于Corsa,这是使用FPGA脱颖而出的地方。实现性能 SDN 所需要的存储密度的唯一存储技术是DDR3存储器。在28nm中,DDR3-1600是最快速的存储器。为了以全线路速率写入并读取每个包,我们需要1.28Tb的存储带宽。在考虑了访问效率低下这一因素之后,单个DDR3 DIMM模块能够处理约64Gb的流量。这意味着我们需要10个 DDR3 DIMM模块才能为Internet规模的SDN交换机提供包缓冲。

由于单个FPGA无法托管如此多的RAM,因此导致我们立即通过每个FPGA大约三个DIMM来寻求分布式架构。我们随后增加了额外的内存容量和带宽以存储OpenFlow流水线的包分类数据,如 IPv4 地址、MAC地址、隧道ID等。这为我们带来了每个流水线两个 FPGA 的通道实现方案(每个流水线六个DDR3 DIMM)。流水线通道与通过架构FGPA构建的定制交换机结构绑定在一起,并且控制层通过具备PCIe 3.0连接的Xeon理器绑定到包转发引擎(图4)。


这种设计为我们提供了大量门控,海量的存储带宽和容量以及超高速的控制层连接。利用OpenFlow的灵活性,Corsa构建了用于Internet协议规模的路由器、MPLS交换机、100-Gig防火墙和DPI负载均衡器的线路速率处理引擎,以及众多其他网络用例,绝对无需修改硬件架构,且不影响性能。我们看到网络功能虚拟化(NFV)服务链的出现令人有些满意;网络服务报头和协议仍在草拟之中。


规模、性能和灵活性
可编程网络是未来之路。网络运营商从服务速度、基础架构重用及其通过DevOps管理复杂性的能力等方面看到了优势。在对可编程网络元件新兴需求的同时,FPGA正将性能和规模推到全新的高度。在Corsa,我们认识到这一交会点并在我们的SDN硬件平台中使用FPGA来实现SDN规模、性能和灵活性。


在固定功能厂商继续多年来等待标准、制造 SIC并延迟其产品上市的老路的同时,Corsa能够立即通过我们交付的新系统部署这些新协议。更好的是,由于使用赛灵思FPGA,我们可以将以前交付的系统升级以支持未来开发的协议。  



图 1– SDN将包转发数据层与控制层隔离。



图 2 – Corsa的基于FPGA的设计周期比典型ASIC设计周期明显缩短。



图 3 – 高性能SDN交换机的两个主要元件元素是能够进行包分类的引擎和快速交换机结构。



图 4 – Corsa的高带宽和高容量系统架构具有基于FPGA的流水线和交换机结构。
返回列表