首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» 模拟电路 » 请教verilog ams 问题

返回列表回复发帖

请教verilog ams 问题

注册会员

Rank: 2

UID: 160515
性别: 男

1^#

字体大小: tT

ylwang13发表于 2007-5-16 20:55 | 只看该作者

请教verilog ams 问题

ams, verilog, 请教

1. = 和<+ 之间的区别

2. conservative componments & signal-flow componments

3. nature & discipline

收藏分享评分

回复引用