首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

FPGA/CPLD错误分析归类

注册会员

Rank: 2

UID
161220 
性别
男 
1#
打印
tT
ty9595发表于 2007-5-23 12:00 | 只看该作者

FPGA/CPLD错误分析归类

CPLD, FPGA, 归类

如果你在使用过程中遇到什么错误，不妨将代码留下，我会第一时间帮你解决！

收藏 分享 评分
回复 引用

订阅 TOP

注册会员

Rank: 2

UID
161887 
性别
男 
2#
358625207发表于 2007-6-7 18:47 | 只看该作者
Illegal LOC on symbol "ts" (pad signal=ts) or BUFGP symbol
回复 引用

TOP

注册会员

Rank: 2

UID
167042 
性别
女 
3#
baozi发表于 2007-8-3 10:45 | 只看该作者

第一步仿真时，不通过出现error

大致为

portability/export/port_mei.h:127:1.16  this application has discovered an exceptional conditional from which it cannot recover.

.........

 

[em06]
回复 引用

TOP

返回列表