CPLD在三相PFC矩阵变换器中的应用 电子技术, Complex, Logic, 工程, 开关

yuchengze

1 引言　　随着电子技术的不断发展，在通讯、控制工程中应运而生的各种硬件平台在功率电子领域中显示出了独有的特色，例如：MCU，DSP和复杂可编程逻辑器(Complex Programmable Logic Device。简称CPLD)等集成度很高的数字芯片就是以其精度高，温度漂移小，升级换代简便，长期工作不老化等特点，而广泛用于功率变换器中，且大有取代传统模拟控制芯片的势头。CPLD的多个通道可以并行工作的这一特点，使得控制三相功率因数校正(PFC)矩阵变换器的6只双向开关同步、协调地工作。在此，介绍的XC95108型CPLD用于矩阵变换器，可以实现驱动脉冲分配、换相及桥臂死区的生成等功能。
　　2 三相PFC矩阵变换器电路拓扑及工作原理

　　图1示出三相PFC矩阵变换器电路拓扑。该矩阵变换器的开关是由两个背靠背的IGBT组成的。这样组成的开关可对正负两个方向的电压和正反两个方向的电流进行导通和截止，因此该开关具有四象限功能[1]。每个H桥的对角线上两个双向开关互补通断，就可将等伏秒面积的双极性电压脉冲通过高频变压器传递给次级输出。每一开关的导通宽度均由模拟调压板通过对
交流电压前馈uphase、输出电压反馈uout及初级电流取样值ipri作为输入，再由模拟调压板中的PFC专用芯片UC3854BN运算得到。CPLD板综合DSP板，模拟调压板的输入，发出6路脉宽调制波驱动6只双向开关VQ1～VQ6。图2示出控制系统框图。
　　3 CPLD形成脉冲分配
　　3．1 CPLD介绍
XC95108型CPLD具有2500个逻辑门，108个I／O口，5V供电电压[2]，抗干扰能力优于3．3V芯片，最大通过频率为125MHz。Project Navigator可编程逻辑开发软件提供了一种独立于硬件结构的设计环境，它使应用Xilinx型CPLD的设计者能够高效地进行设计、仿真和器件编程。设计输入的方式有原理图方式、VHDL语言编程、Verilog语言编程等。Verilog和C语言很相似，可在无需了解太多硬件描述语言的情况下快速上手。进入数字逻辑时序设计阶段，该系统就是采用这一软件工具作为输入方式的。
　　3．2 死区的生成
　　如图1所示，VQ2，VQ4，VQ6或VQ1，VQ3，VO5的任意两个开关同时开通都会造成输入短路，有必要在硬件中加入死区。图3示出CPLD发出的3路驱动电压脉冲信号ugVQ1，ugVQ2，ugVQ6的实验波形。可见，驱动VQ4，VQ6两只需要切换的开关脉冲死区时间为1μs，时基由10MHz的晶振送入移位寄存器得到。此外。任意一只开关的驱动信号的防直通处理均依照下式产生,


　　图3 CPLD发出的三路驱动波形
　　3．3 6路驱动脉冲的生成
　　R，W，B三相交流电压瞬时值满足：
　　Umsinωt+Umsin(ωt+120°)+Umsin(ωt+240°)=0 (2)
　　脉冲宽度遵循的原则是每一相脉冲宽度与其相电压的瞬时值成比例。由式(2)推导为：
　　│UR│=│UW│+│UB│ (3)
　　不失一般性，假定这一时刻，三相相电压的绝对值│UR│最大，只要占空比满足：dR=dW+dB (4)就可实现每一相电流对相电压的跟随，达到三相功率因数校的正目的。其中，各相桥臂上下管的工作脉宽可由下获得，即模拟调压板中的UC3854BN运算后将脉冲送入CPLD的3个I／O口，即R，W，B三相调制信号，CPLD将这3个信号分配为6路两两互补的40μs开关周期及占空比小于50％的驱动脉冲。图4示出ModelSim下6路驱动电压脉冲信号ugVQ1-ugVQ6的仿真结果。可见，同一桥臂的上下两管两两互补，同时也可满足式(4)。

　　4 实验结果及分析
　　基于上述控制策略进行了数字控制器的硬件设计，其CPLD输出的6路互补脉冲信号实测结果见图3。由图可见，此时ugVQ1的相电压绝对值取得最大；ugVQ4次之；ugVQ6最小。比较图4和图3可见，实测波形与仿真波形完全一致，实现了1μs死区的设定和式(4)的约束条件。但值得注意的是，图4下方的6路PWM在同一桥臂的上下两管是互补出现的，实现了变压器的一、三象限运行，即第1类工作状态[3]。图3中的3路实测波形反映的是CPLD发出的对应于图1中VQ1，VQ4，VQ6的3只功率开关的驱动电压信号，作用于VQ1，VQ4，VQ6后可传递给高频变压器一个周期的有效占空比，下一周期的脉冲与之互补，以相反的极性磁化变压器，使之在两个象限轮换工作。