|
 
- UID
- 1062083
- 性别
- 男
|
在到达了一个行业里程碑之后，下一步是什么呢？2005年，包含在嵌入式开发套件（EDK）中的Xilinx Platform Studio工具套件因其嵌入式设计创新而荣获IEC的DesignVision大奖。这个革命性的设计向导方法给原本依赖手工而且容易出错的嵌入式系统开发过程注入了抽象思维和自动化理念。 2006年，赛灵思公司（Xilinx）又针对Platform Studio工具套件发布了一个新的版本8.1，强调对开发过程的简化并且提供了一个更加直观的环境。该成果对于新手来说可以缩短学习时间，对于现有的设计者来说，则意味着一个更加完善和易于使用的环境。
Xilinx对Platform Studio的主用户界面进行了升级，为软硬件工程师带来直观感受……
复杂设计的启动阶段往往就要占用大量时间，因此作为先行条件，Xilinx帮助客户完成核心设计的最初步骤是自动实现的。Platform Studio工具套件中的Xilinx基系统生成器（Base System Builder）设计向导可带你逐步完成设计中甚为关键的最初阶段。设计向导是一个伟大的创新，因为它们能够提供到达
核心设计的快捷途径，即使你毫无经验。安装的向导越“聪明”，产生的问题越少，那么使用者所要求具备的经验也就越少。
预知配置的硬件/软件开发套件也非常有价值，它们可以使设计迅速脱离“婴儿期”，到达一个快速、稳定的阶段。Xilinx硬件/软件开发套件提供了硬件板、硬件识别工具和预先经过验证的参考设计。这样做的好处是，您可以在短时间内给硬件加电，将可用的设计方案下载到开发板，然后对核心系统进行研究，从而避免过去对新硬件、新固件和新软件一起进行调试所带来的延迟和复杂度。
在进行全系统验证以前，嵌入式设计的大部分时间都花在对核心设计进行迭代，逐步引入新特性，增加独立功能并且在每一步之后进行重复调试等方面。由于这些工作非常单调而且耗费时间，该阶段应尽可能的简单、有效。版本8.1着重于将普通（和重复性）任务变得简单和直观，从而让新用户和现有用户从中获益。
所有用户都将从V8.1中受益
Xilinx对Platform Studio的主用户界面进行了升级，为硬件和软件工程师带来直观感受，这使得多视图和定制对于所有用户来说都变得更加容易。图1中的集成开发环境（IDE）显示了丰富的信息，但是也允许过滤视图和定制工具栏。左侧面板提供了标准的“tab（标签）”方法，用于在“Project”、“Applications”或者“IP Catalog”中显示或者隐藏信息面板。只需要切换标签就可以显示面板内容。
“Project” 标签中包含设计相关的各种有用信息，包括对特定Xilinx器件的选择和设置（例如，具有一个或两个PowerPC处理器核的特定Virtex"-4或者Virtex-II Pro器件）、项目文件位置（硬件和软件的项目描述以及各步骤日志和报告文件）以及仿真设置细节。
您可以在“Applications” 标签下观察软件应用，通过对标签所属内容的浏览，可以访问构成嵌入式系统设计的所有C语言源文件和头文件。该视图还可以对编译选项甚至Block RAM初始化过程进行观察。
“IP Catalog” 标签中包含有与设计相关的IP核的建立、购买或引入的详细信息。对于时间有限的评估而言，Xilinx为嵌入式开发套件软件包中的处理IP核以及某些高价值IP核提供了多种评估方式。如需了解Xilinx处理器IP方面的更多信息，请登录网站：www.xilinx.com/cn/ise/embedded/edk_ip.htm。
中间面板是“Connectivity”互连关系视图，右侧的相邻面板是与之相关的“System Assembly”视图。Connectivity互连关系视图对设计的总线结构进行了直观显示，并且提供了一个动态工具用于创建或者编辑现有连接。着色编码视图可以使总线类型和它与IP之间的关联方式变得一目了然（甚至对于刚入门的用户也是如此）。举例来说，在这个视图中，和PLB（处理器本地总线）相连的外设被标成桔红色；OPB（片上外设总线）的连接标成绿色；和处理器核（这里是PowerPC 405）进行的点对点连接被标成紫色。面板上的“filter”按钮允许您对连接视图进行定制或者简化，从而使您可以更加专注于特定的总线元件，而不受其它元件的干扰。
Platform Studio通过装配来保持正确的连接，从而减少设计人员可能发生的错误——也就是说，XPS将仅显示彼此兼容的总线类型的连接选项。这避免了使用支持不兼容连接的工具所带来的调试痛苦。 |
|
