首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 应用于晶体管图示仪的CPLD控制器设计
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
应用于晶体管图示仪的CPLD控制器设计
发短消息
加为好友
yuchengze
当前离线
UID
1062083
帖子
5837
精华
0
积分
2921
阅读权限
70
在线时间
222 小时
注册时间
2016-6-30
最后登录
2018-9-9
金牌会员
UID
1062083
性别
男
1
#
打印
字体大小:
t
T
yuchengze
发表于 2016-8-23 10:15
|
只看该作者
应用于晶体管图示仪的CPLD控制器设计
工作原理
,
计算机
,
控制器
,
单片机
,
晶体管
晶体管图示仪是电路设计中常用的电子仪器,它能够显示晶体管的输入特性、输出特性和转移特性等多种曲线和参数。它不仅可以测量晶体二极管和三极管,还可以测量场效应管、隧道二极管、单结晶体管、可控硅和光耦等器件。但传统的晶体管图示仪存在着电路复杂,体积庞大,示波管的显示屏小,功耗大,价格昂贵等缺点。随着计算机软硬件技术、单片机技术和EDA技术的不断发展及其在电工电子测量技术的应用,晶体管图示仪在结构、工作原理和功能上发生很大变化,成为数字化和智能化的虚拟仪器。本文设计的晶体管图示仪就是这样一种新型仪器,除改善了原有仪器不足之外,还扩展了仪器功能,具有图形保存,数据处理,界面显示灵活,可操作性强,性能价格比高等优点。
1 系统结构框图
1.1 传统晶体管图示仪结构及工作原理
在传统的晶体管图示仪中,各模块单元完全由模拟电路和脉冲数字电路组成,属于全硬件结构,如图1所示。它主要包括阶梯电流发生器、扫描电压发生器、垂直放大、水平放大和示波管等。图中W是负载电阻,R是电流采样电阻,T是被测三极管。所谓三极管输出特性曲线是:在基极电流不变的条件下,集电极电压和电流之间的关系。在测量三极管输出特性曲线时,阶梯电流发生器对T的基极施加阶梯电流信号,在阶梯电流的每一个台阶时间内,扫描电压发生器对T的集电极回路施加扫描电压。扫描电压是50 Hz交流电经整流得到。T的集电极电流在采样电阻R上的压降(代表集电极电流)经垂直放大后加到示波管垂直偏转板上,T的集电极电压经水平放大后加到示波管的水平偏转板上。当施加的阶梯电流和扫描电压周期性地重复出现时,三极管输出特性曲线就可以显示在示波管上。
1.2 本图示仪结构框图
本图示仪的构成见图2。与图1相比不同的是:“垂直放大”、“水平放大”和“示波管”取消了,其功能由上位机承担;同时增加了单片机、CPLD、存储器和A/D转换器等部件,组成数据采集电路。工作时上位机向单片机发出数据采集命令,单片机通过阶梯电流发生器对T的基极施加阶梯电流信号,通过扫描电压发生器对T的集电极回路施加扫描电压;与此同时,CPLD控制器控制A/D转换器和存储器快速采集和存储电压电流数据。当存储器数据存满后,CPLD控制器向单片机发出采集结束信号,单片机再将存储器中的数据通过串口传送到上位机进行处理和显示。一个完整的图形需要多次这样的过程才能实现。
该系统若不使用CPLD和存储器等器件也可实现数据采集,但由于单片机工作速度相对较慢,在有限时间(扫描电压的上升段,5 ms)内采集的点数较少,曲线不够准确。使用了CPLD和存储器之后,采得的点数密集,曲线更加真实。本系统的关键是设计CPLD控制器,以解决单片机、存储器和A/D转换器之间的时序配合关系。
2 数据采集电路功能模块确定
数据采集电路的构成如图3所示。除了包含单片机、控制器、存储器、和A/D转换器外,还有地址计数器和数据锁存器。
2.1 A/D转换器和数据锁存器
A/D转换器是数据采集电路重要的部件之一,本系统的A/D转换器采用Maxim公司的MAX197。
MAX197是一款多量程的12位A/D转换器,8路模拟信号输入,输出数据线8条,分为高4位和低8位输出,由HBEN端控制。当时钟频率为2 MHz时,转换时间为6μs。MAXl97在启动转换时,需要输入一个8位控制字,这个控制字若由单片机提供将使启动时间延长,难以提高采集速度,所以这里用到一个数据锁存器74LS373来保存控制字。
2.2 存储器和地址发生器
存储器采用两片2114,它是一款4 b×1K静态随机存储器。2114在存取数据时,除了需要外部提供片选信号和读写信号外,还需要提供地址信号。地址信号由地址发生器产生,地址发生器实际上是一个计数器。
2.3 控制器
控制器是数据采集电路的核心,由CPLD内部模块实现。这里的CPLD选用Altera公司的EPM7064。EPM7064有64个宏单元,1 250个可用门类,36个I/O脚。从可行性方面来说,RAM、地址发生器、74LS373和控制器都可以同时做到CPLD中,但RAM需要100个节,用CPLD来实现将占用大量资源,仅一片EPM7064就不够用。所以为了节省资源,降低成本,这里采用外接RAM2114。74LS373也采用外接方式,主要是考虑端口不够用。因此在CPLD内部仅安排了控制器和地址发生器(图3虚线框内)。
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议