首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
数字电路
» stm32开发板开发笔记开发板jlink烧录
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
stm32开发板开发笔记开发板jlink烧录
发短消息
加为好友
yuchengze
当前离线
UID
1062083
帖子
5837
精华
0
积分
2921
阅读权限
70
在线时间
222 小时
注册时间
2016-6-30
最后登录
2018-9-9
金牌会员
UID
1062083
性别
男
1
#
打印
字体大小:
t
T
yuchengze
发表于 2016-9-7 17:11
|
只看该作者
stm32开发板开发笔记开发板jlink烧录
关键字
,
如图所示
,
开发
,
接口
关键字:
stm32
jlink烧录
开发板上留出了jtag烧录口,引出了TCK测试时钟,TDI测试数据串行输入,TMS测试模式选择,TDO测试数据串行输出, NJTRST测试系统复位信号
如图所示:
nRST是接芯片的复位脚,板上的实物是20针的JTAG接口
20针JTAG接口1 VTref 目标板参考电压,接
电源
2 VCC 接电源
3 nTRST 测试系统复位信号
4、6、8、10、12、14、16、18、20 GND 接地
5 TDI 测试数据串行输入
7 TMS 测试模式选择
9 TCK 测试时钟
11 RTCK 测试时钟返回信号// 这个没有接
13 TDO 测试数据串行输出
15 nRESET 目标系统复位信号
17 、 19 NC 未连接
关于目标系统复位信号和测试系统复位信号
测试系统其实指的是目标板上JTAG扫描链中各个芯片中TAP测试访问端口和边界扫描单元等,nTRST也就是指复位TAP测试访问端口,不复位芯片逻辑。而目标系统就是目标板上除了测试功能以外的正常逻辑了。nRESET连接
FPGA
的PROG_B(复位配置逻辑电路,但是这时的复位是由上位PC机使用控制软件通过JTAG电缆或控制器来控制的,条件缺一不可。这是以FPGA为例子讲的,大概懂了。
nrst引脚通过一个电容到地。
nrst引脚内部是通过一个永久的
上拉电阻
上拉,如果下来就是复位,这里的电容起到滤波的作用,防止复位。
所以这个开发板要想用
jlink烧录
的话,插入电源才能烧录
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议