FPGA如何把内部驱动时钟输出驱动外部芯片 示波器, 如何, 影响

yuchengze

其实两个问题：
1.FPGA如何合理的把内部的驱动时钟输出，用于驱动外部芯片，如AD。时钟200M以上。
XILINX 和 ALTERA两家的芯片有差异吗。
2.同时，要把AD的数据读回来。是否要考虑PCB走线延时影响到的时钟同步问题（数据的建立保持时间，或数FPGA读到AD输出数据在期望的一个或数个时钟后）。如果有影响要调整，是用示波器实测还有用别的方法。通常是怎么做的。
希望各位高手给点指导意见。